MEGAHUNT

DS240038

数据手册

MH2427xxxx

基于 32 位 Arm® Cortex®-M4+FPU 核心的 MCU，最大支持 1024K 字节闪存、256+4K 字节 SRAM，3 个 12bit ADC，2 个 12bit DAC，4 个 OPA，4 个 COMP，18 个定时器，丰富的高性能通讯接口，高速存储扩展接口等

特性

- **内核**
  - 32 位 ARM Cortex-M4F 内核+ FPU，
  - 支持 DSP 指令和 MPU
  - 最高 240MHz 工作频率
- **存储器**
  - 最大 1024K 字节的闪存存储器
  - 最大 256K 字节的 SRAM
    (SRAM1:112K 字节)
    (SRAM2:16K 字节)
    (SRAM3:64K 字节)
    (CC SRAM1:64K 字节)
    (CC SRAM2:64K 字节,和 SRAM3 共享)
  - 最大 4K 字节的 Backup SRAM
  - 支持 512 字节的 OTP 存储器
- **时钟、复位和电源管理**
  - 1.8～3.6 伏供电和 I/O 引脚
  - 上电/断电复位(POR/PDR)、可编程电压检测器(PVD)
  - 4～32MHz 晶体振荡器
  - 内嵌经出厂调校的 16MHz 的 RC 振荡器
  - 内嵌带校准的 32kHz 的 RC 振荡器
  - 用于 RTC 的 32.768kHz 外部晶体振荡器
- **低功耗**
  - 睡眠、停机和待机模式
  - VBAT 为 RTC、后备寄存器、备份 SRAM 供电
  - 10 个 Standby 唤醒 PIN
- **DMA：16 Stream DMA**
  - 具有 FIFO 和突发支持的控制器
- **I/O 端口**
  - 117 个多功能双向的 I/O 口
  - 所有 I/O 口可以映像到 16 个外部中断
- **空片检测**
  - 支持 FLASH 启动模式下进行 ISP 操作
- **调试模式**
  - 串行单线调试(SWD)和 JTAG 接口
  - Cortex-M4 嵌入式 Trace Macrocell™
- **18 个定时器**
  - 8 个 16 位定时器和 2 个 32 位定时器，每个定时器最多有多达 4 个用于输入捕获/输出比较/PWM 或脉冲计数的通道和增量编码器输入
  - 3 个 16 位带死区控制和紧急刹车，用于电机控制的 PWM 高级控制定时器
  - 2 个看门狗定时器(独立的和窗口型的)
  - 系统时间定时器：24 位自减型计数器
  - 2 个 16 位基本定时器
- **高性能通信接口**
  - 3 个 I2C 接口(最高支持 1MHz)
  - 4 个 USART 接口
  - 4 个 UAR 接口
  - 3 个 SPI 接口(2 个 IIS)
  - 2 个 CAN 口(支持 CAN FD)
  - 1 个 10/100M 以太网 MAC(支持 MII/RMI)
  - 1 个 USB 全速接口
    (支持 Device、Host、OTG)
    (内置 PHY)
    (支持免外部晶体使用)
  - 1 个 USB 高速接口
    (支持 Device、Host、OTG)
    (支持专用 DMA、片上全速 PHY 和 ULPI)
  - 8 至 14 位并行摄像头接口(DCMI)
- **高速存储扩展接口**
  - 1 个通用型 OSPI 接口
    (支持间接、状态轮训、内存映射三种模式)
    (支持 SDR、DDR 模式)
    (支持加密存储)
  - 1 个通用型 QSPI 接口
    (支持间接、状态轮训、内存映射三种模式)

MEGAHUNT

(支持 SDR、DDR 模式)
(支持加密存储)
- 1 个 SDIO 接口
- 1 个 FSMC 接口

- **高性能模拟接口**
  - 3 个 12 位 A/D 模数转换器
    (转换范围：0 至 3.6V)
    (温度传感器)
    (最多 24 个外部通道)
    (最快支持 5.33Msps)
    (支持内部基准电压供 ADC 采样使用)
  - 2 个 12 位 D/A 数模转换器
  - 4 个轨到轨运算放大器
    (内置最大 64 倍可编程增益放大)
  - 4 个高速模拟比较器
- **安全特性**
  - 硬件加密算法单元
    (内置硬件算法 DES、AES、SHA、SM3)
    (提供完整高性能算法库)
  - PCROP 存储器固件只执行
  - TRNG 单元产生真随机数序列
    (一次可产生 128BIT 随机数)
- **芯片封装**
  - QFN64
  - LQFP64
  - LQFP100
  - LQFP144

MEGAHUNT

目录

1. 介绍 8
2. 规格说明 9
2.1. 器件一览 9
2.1.1. 器件功能配置 9
2.2. 功能概述 10
2.2.1. 32 位 Arm® Cortex®-M4 Core 核心并内嵌闪存和 SRAM 10
2.2.2. 存储器保护单元(MPU) 10
2.2.3. 嵌入式 FLASH 10
2.2.4. CRC(循环冗余校验)计算单元 10
2.2.5. 嵌入式 SRAM 10
2.2.6. 多 AHB 总线矩阵 11
2.2.7. DMA 控制器 11
2.2.8. 灵活静态内存控制器(FSMC) 12
2.2.9. 嵌套的向量式中断控制器(NVIC) 12
2.2.10. 外部中断/事件控制器(EXTI) 12
2.2.11. 时钟和启动 12
2.2.12. 启动模式 13
2.2.13. 供电方案 13
2.2.14. 电源监视器 13
2.2.15. 实时时钟(RTC)、备份静态随机存取存储器(SRAM)和备份寄存器 13
2.2.16. 低功耗模式 14
2.2.17. VBAT 操作 14
2.2.18. 定时器和看门狗 15
2.2.19. I2C 总线 16
2.2.20. 通用同步/异步收发器(USART/UART) 16
2.2.21. 串行外设接口(SPI) 16
2.2.22. 音频外设接口(I2S) 16
2.2.23. 音频和 LCD 锁相环 PLL(PLLI2S) 16
2.2.24. 安全数字输入/输出接口(SDIO) 17
2.2.25. 以太网 MAC 接口(ETH) 17
2.2.26. 控制器局域网（CANFD） 17

MEGAHUNT

2.2.27. USB OTG 全速（OTG_FS） 17
2.2.28. USB OTG 高速（OTG_HS） 18
2.2.29. 摄像头接口（DCMI） 18
2.2.30. 随机数生成器（RNG） 18
2.2.31. 通用输入/输出（GPIO） 19
2.2.32. 模数转换器（ADC） 19
2.2.33. 温度传感器 19
2.2.34. 数模转换器（DAC） 19
2.2.35. 四线串行外设接口(QSPI) 20
2.2.36. 八线串行外设接口(OSPI) 20
2.2.37. 比较器(COMP) 21
2.2.38. 运算放大器(OPA) 21
2.2.39. 串行单线 JTAG 调试口(SWJ-DP) 21
2.2.40. 内嵌跟踪模块(ETM) 21
3. 引脚定义 22
3.1. QFN64 封装 22
3.2. LQFP64 封装 23
3.3. LQFP100 封装 24
3.4. LQFP144 封装 24
3.5. 管脚功能定义 25
3.5.1. GPIOA~GPIOH AF0-AF16 复用功能说明 25
3.5.2. GPIOA~GPIOH AF17-AF25 复用功能说明 42
3.5.3. Standby WakeUp Pin 说明 53
3.5.4. DAC Pin 说明 53
3.5.5. ADC Pin 说明 53
4. 电气特性 55
4.1. 测试条件 55
4.1.1. 最小和最大数值 55
4.1.2. 典型数值 55
4.1.3. 典型曲线 55
4.1.4. 负载电容 55
4.1.5. 引脚输入电压 56
4.1.6. 供电方案 56
4.1.7. 电流消耗测量 57

MEGAHUNT

4.2. 绝对最大额定值 57
4.3. 工作条件 58
4.3.1. 通用工作条件 58
4.3.2. 上电和掉电时的工作条件 58
4.3.3. 内嵌复位和电源控制模块特性 58
4.3.4. 内置的参照电压 59
4.3.5. 内置 VREF_BUF 特性 59
4.3.6. 供电电流特性 59
4.3.7. 外部时钟源特性 61
4.3.8. 内部时钟源特性 65
4.3.9. 从低功耗模式唤醒的时间 65
4.3.10. PLL 特性 65
4.3.11. PLLI2S 特性 66
4.3.12. PLL SSCG 模块特性 66
4.3.13. 存储器特性 66
4.3.14. 绝对最大值(电气敏感性) 67
4.3.15. I/O 端口特性 67
4.3.16. NRST 引脚特性 68
4.3.17. 12 位 ADC 电气特性 68
4.3.18. 12 位 DAC 电气特性 70
4.3.19. 温度传感器特性 71
4.3.20. COMP 电气特性 72
4.3.21. OPA 电气特性 73
5. 封装特性 75
5.1. QFN64 封装 75
5.2. LQFP64 封装 76
5.3. LQFP100 封装 78
5.4. LQFP144 封装 80
6. 订货代码 82
7. 修订历史 83

MEGAHUNT

表格

表 2-1 器件功能配置 9
表 2-2 比较高级控制定时器、普通定时器和基本定时器的功能 15
表 3-1 GPIOA~GPIOH AF0-AF16 复用功能说明 25
表 3-2 GPIOA~GPIOH AF17-AF25 复用功能说明 42
表 3-3 DAC Pin 说明 53
表 3-4 ADC Pin 说明 53
表 4-1 电压特性 57
表 4-2 电流特性 57
表 4-3 温度特性 58
表 4-4 通用工作条件 58
表 4-5 上电和掉电时的工作条件 58
表 4-6 内嵌复位和电源控制模块特性 58
表 4-7 内置的参照电压 59
表 4-8 内置 VREF_BUF 的参照电压 59
表 4-9 运行模式下电流消耗 60
表 4-10 睡眠模式下的电流消耗，代码运行在 Flash 中 60
表 4-11 停机和待机模式下的典型和最大电流消耗 60
表 4-12 高速外部用户时钟特性 61
表 4-13 低速外部用户时钟特性 62
表 4-14 HSE 4~32MHz 振荡器特性(1)(2) 63
表 4-15 LSE 振荡器特性(f_{LSE}=32.768kHz)(1) 64
表 4-16 HSI 振荡器特性(1) 65
表 4-17 LSI 振荡器特性(1) 65
表 4-18 低功耗模式的唤醒时间 65
表 4-19 PLL 特性 65
表 4-20 PLLI2S 特性 66
表 4-21 PLL SSCG 特性 66
表 4-22 闪存存储器特性 66
表 4-23 闪存存储器寿命和数据保存期限 67

MEGAHUNT

表 4-24 ESD 绝对最大值 67
表 4-25 I/O 静态特性(1) 67
表 4-26 NRST 引脚特性(1) 68
表 4-27 ADC 特性 68
表 4-28 f_{ADC}=80MHz(1)时的最大 RAIN 69
图 4-12 DAC 特性 70
表 4-29 温度传感器特性 71
表 4-30 COMP 特性 72
表 4-31 OPA 电气特性 73
表 6-1 系列订货代码信息图示 82
表 7-1 文档版本历史 83

图片

图 2-1 多 AHB 总线矩阵 11
图 3-1 QFN64 封装 22
图 3-2 LQFP64 封装 23
图 3-3 LQFP100 封装 24
图 3-4 LQFP144 封装 24
图 4-1 负载电容 55
图 4-2 引脚输入电压 56
图 4-3 供电方案 56
图 4-4 电流消耗测量 57
图 4-5 外部高速时钟源的交流时序图 62
图 4-6 外部低速时钟源的交流时序图 63
图 4-7 使用 8MHz 晶体的典型应用 64
图 4-8 使用 32.768KHz 晶体的典型应用 64
图 4-9 建议的 NRST 引脚保护 68
图 4-10 使用 ADC 的典型连接图 69
图 4-11 应用建议 70
图 5-1 QFN64 封装 75

MEGAHUNT

图 5-2 LQFP64 封装 77
图 5-3 LQFP100 封装 79
图 5-4 LQFP144 封装 81

MEGAHUNT

1. 介绍

数据手册中的内容包括：产品的基本配置(如内置 Flash 和 SRAM 的容量、外设模块的种类和数量等)，管脚的数量和分配，电气特性，封装信息，和定购代码等。

MEGAHUNT

2. 规格说明

2.1. 器件一览

2.1.1. 器件功能配置

表 2-1 器件功能配置

系列		MH2427			
型号		RGU7	RGT7	VGT7	ZGT7
闪存(K 字节)		1024			
SRAM(K 字节)	系统	256(112+16+64+64)			
	备份	4			
定时器	高级	3			
	通用	10			
	基本	2			
通信接口	SPI(I2S)	3(2)			
	I2C	3			
	USART	4			
	UART	4			
	USB OTG FS	1			
	USB OTG HS	1			
	CAN FD	2			
	SDIO	1			
FSMC		YES			
QSPI		YES			
OSPI		YES			
ETH		YES			
DCMI		YES			
GPIO 端口		53	53	85	117
STANDBY 唤醒 PIN		7	7	10	10
12 位 ADC 模块(通道数)		3(16 通道)	3(16 通道)	3(16 通道)	3(24 通道)
12 位 DAC 模块(通道数)		2(2 通道)			
COMP		4			
OPA		4			
随机数模块		YES			
硬件加密算法单元		YES			
CPU 频率		240M			
工作电压		1.8~3.6V			
工作温度		–40 to +105℃			
封装形式		QFN64	LQFP64	LQFP100	LQFP144

MEGAHUNT

2.2. 功能概述

2.2.1. 32 位 Arm® Cortex®-M4 Core 核心并内嵌闪存和 SRAM

配备 FPU（浮点单元）的 Arm® Cortex®-M4 是嵌入式系统领域最新一代的 Arm 处理器。其开发旨在提供一个低成本平台，满足 MCU（微控制器）实施的需求，同时具备减少的引脚数量和低功耗特性，并展现出卓越的计算性能和先进的中断响应能力。

配备 FPU 内核的 Arm® Cortex®-M4 是一款 32 位 RISC 处理器，具有卓越的代码效率，在通常与 8 位和 16 位设备相关的内存大小下，能够提供 Arm 内核所期望的高性能。

该处理器支持一组 DSP 指令，可实现高效的信号处理和复杂算法执行。

其单精度 FPU（浮点单元）通过使用元语言开发工具加快了软件开发速度，同时避免了饱和问题。

与所有 Arm 工具和软件兼容。

2.2.2. 存储器保护单元(MPU)

存储器保护单元(MPU)用于管理 CPU 对存储器的访问，防止一个任务意外损坏另一个激活任务所使用的存储器或资源。此存储区被组织为最多 8 个保护区，还可依次再被分为最多 8 个子区。保护区大小可为 32 字节至可寻址存储器的整个 4 G 字节。

若应用中有一些关键的或认证的代码必须受到保护，以免被其它任务的错误行为影响，则 MPU 尤其有用。它通常由 RTOS(实时操作系统)管理。若程序访问的存储器位置被 MPU 禁止，则 RTOS 可检测到它并采取行动。在 RTOS 环境中，内核可基于执行的进程，动态更新 MPU 区的设置。

2.2.3. 嵌入式 FLASH

内置了 512 字节的 OTP 存储器和高达 1 兆字节的闪存，可用于存储程序和数据。

2.2.4. CRC(循环冗余校验)计算单元

CRC(循环冗余校验)计算单元使用一个固定的多项式(可选多种模式，并可进行硬件数据处理)发生器，从一个 32 位的数据字产生一个 CRC 码。

在众多的应用中，基于 CRC 的技术被用于验证数据传输或存储的一致性。在 EN/IEC 60335-1 标准的范围内，它提供了一种检测闪存存储器错误的手段。

2.2.5. 嵌入式 SRAM

- 高达 256KB 的系统 SRAM
  - SRAM1，大小为 112KB，映射地址为 0x20000000~0x2001BFFF
  - SRAM2，大小为 16KB，映射地址为 0x2001C000~0x2001FFFF
  - SRAM3，大小为 64KB，映射地址为 0x20020000~0x2002FFFF
  - CC SRAM1(核心耦合存储器)大小为 64KB，映射地址为 0x10000000~0x1000FFFF,支持 CPU 时钟速度执行程序
  - CC SRAM2(核心耦合存储器)大小为 64KB，映射地址为 0x10010000~0x1001FFFF,支持 CPU 时钟速度执行程序，和 SRAM3 复用
  - SRAM 存储器以 CPU 时钟速度访问（读/写），等待状态为 0。

- 4KB 的备份 SRAM
  - 此区域只能从 CPU 访问。其内容受到保护，免受可能的不需要的写入访问，并保留在待机或 VBAT 模式。

2.2.6. 多 AHB 总线矩阵

32 位多 AHB 总线矩阵将所有主设备（CPU、DMA、以太网和 USB HS）和从设备（闪存、SRAM、FSMC、AHB 和 APB 外设）相互连接，确保即使在多个高速外设同时工作时，也能实现无缝且高效的操作。




图 2-1 多 AHB 总线矩阵

2.2.7. DMA 控制器

具有两个通用双端口 DMA（DMA1 和 DMA2），每个 DMA 有 8 个流。它们能够管理内存到内存、外围设备到内存和内存到外围设备的传输。它们具有用于 APB/AHB 外围设备的专用 FIFO，支持突发传输，旨在提供最大的外围带宽（AHB/APB）。

这两个 DMA 控制器支持循环缓冲区管理，因此当控制器到达缓冲区末尾时不需要特定的代码。这两个 DMA 控制器还具有双缓冲功能，可以自动使用和切换两个内存缓冲区，而不需要任何特殊代码。

每个流都连接到专用的硬件 DMA 请求，并支持每个流上的软件启动器。配置由软件完成，源和目标之间的传输大小是独立的。

DMA 可与主要外设一起使用：

- SPI 和 I2S
- I2C
- 通用异步接收发送器（USART）
- 通用、基本和高级控制定时器 TIMx

- 数模转换器（DAC）
- SDIO
- 相机接口（DCMI）
- 模数转换器（ADC）
- QSPI
- OSPI

2.2.8. 灵活静态内存控制器(FSMC)

具有四个芯片选择输出，支持以下模式：PC 卡式/紧凑型闪存、静态随机存取存储器（SRAM）、伪静态随机存取存储器（PSRAM）、只读存储器（NOR）和 NAND。

功能概述：

- 三条 FSMC 中断线进行“或”运算，以便连接到 NVIC
- 写入 FIFO（先进先出）
- 除 NAND 闪存和 PC 卡外，从外部存储器执行代码

LCD 并行接口

FSMC 可配置为与大多数图形 LCD 控制器无缝对接。它支持 Intel 8080 和 Motorola 6800 模式，且足够灵活，能够适应特定的 LCD 接口。这种 LCD 并行接口功能使得使用带有嵌入式控制器的 LCD 模块构建经济高效的图形应用程序变得容易，或者使用带有专用加速功能的外部控制器构建高性能解决方案也变得容易。

2.2.9. 嵌套的向量式中断控制器(NVIC)

内置嵌套的向量式中断控制器，能够管理 16 个优先级，支持处理多达 101 个可屏蔽中断通道。

- 紧耦合的 NVIC 能够达到低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 紧耦合的 NVIC 接口
- 允许中断的早期处理
- 处理晚到的较高优先级中断
- 支持中断尾部链接功能
- 自动保存处理器状态
- 中断返回时自动恢复，无需额外指令开销

该模块以最小的中断延迟提供灵活的中断管理功能。

2.2.10. 外部中断/事件控制器(EXTI)

外部中断/事件控制器包含 27 个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置它的触发事件(上升沿或下降沿或双边沿)，并能够单独地被屏蔽；有一个挂起寄存器维持所有中断请求的状态。EXTI 可以检测到脉冲宽度小于内部 APB2 的时钟周期。

2.2.11. 时钟和启动

系统时钟的选择是在启动时进行，复位时内部 16MHz 的 RC 振荡器被选为默认的 CPU 时钟，随后可以选

择外部的、具失效监控的 4~32MHz 时钟；当检测到外部时钟失效时，它将被隔离，系统将自动地切换到内部的 RC 振荡器，如果使能了中断，软件可以接收到相应的中断。同样，在需要时可以采取对 PLL 时钟完全的中断管理(如当一个间接使用的外部振荡器失效时)。

2.2.12. 启动模式

在启动时，通过自举引脚可以选择三种自举模式中的一种：

- 从程序闪存存储器自举
- 从系统存储器自举
- 从内部 SRAM 自举

自举加载程序(Bootloader)存放于系统存储器中，用于对闪存重新编程。

2.2.13. 供电方案

- VDD：为 I/O 引脚和内部调压器供电。
- VSSA，VDDA：为 ADC、DAC、复位模块、RC 振荡器和 PLL 的模拟部分提供供电。VDDA 和 VSSA 必须分别连接到 VDD 和 VSS。
- VBAT：当关闭 VDD 时，(通过内部电源切换器)为 RTC、外部 32kHz 振荡器、后备寄存器、备份 SRAM 供电。

2.2.14. 电源监视器

内部复位开启

在支持 PDR_ON 引脚的封装上，保持 PDR_ON 为高电平，电源监控器被启用。在不支持 PDR_ON 引脚的封装上，电源监控器始终处于已启用。

支持上电复位（POR）/掉电复位（PDR）电路，并与欠压复位（BOR）电路相结合。上电时，POR/PDR 始终处于激活状态，并确保从 1.8 V 开始正常工作。达到 1.8 V 的 POR 阈值水平后，将启动选项字节加载过程，以确认或修改默认的 BOR 阈值，或永久禁用 BOR。通过选项字节可设置三个 BOR 阈值。当 VDD 低于指定阈值 VPOR/PDR 或 VBOR 时，设备将保持在复位模式，无需外部复位电路。

支持可编程电压检测器（PVD），用于监控 VDD/VDDA 电源电压，并将其与 VPVD 阈值进行比较。当 VDD/VDDA 电压降至 VPVD 阈值以下和/或高于 VPVD 阈值时，会生成一个中断。中断服务程序随后可以生成一条警告消息和/或将 MCU 置于安全状态。PVD 可通过软件启用。

内部复位关闭

仅适用于带有 PDR_ON 引脚的封装。内部上电复位（POR）/掉电复位（PDR）电路通过 PDR_ON 引脚禁用。

外部电源监控器应监控 VDD，并且只要 VDD 低于指定阈值，就应将设备保持在复位模式。PDR_ON 应连接到此外部电源监控器。

2.2.15. 实时时钟(RTC)、备份静态随机存取存储器(SRAM)和备份寄存器

备份域包括：

- 实时时钟（RTC）

- 4 KB 的备份 SRAM
- 20 个备份寄存器

实时时钟（RTC）是一个独立的 BCD（二进制编码的十进制）定时器/计数器。专用寄存器包含以 BCD 格式表示的秒、分、小时（12/24 小时制）、星期几、日期、月份、年份。系统会自动对每月 28、29（闰年）、30 和 31 天进行校正。RTC 提供可编程的报警和可编程的周期性中断，并支持从停止和待机模式中唤醒。次秒值也以二进制格式提供。

可由 32.768 kHz 的外部晶体、谐振器或振荡器、内部低功耗 RC 振荡器或分频 128 倍的高速外部时钟来计时。内部低速 RC 的典型频率为 32 kHz。RTC 可使用外部 512 Hz 输出来校准，以补偿任何天然石英的偏差。

两个报警寄存器用于在特定时间生成报警，且日历字段可独立屏蔽以进行报警比较。为了生成周期性中断，提供了一个具有可编程分辨率的 16 位可编程二进制自动重载递减计数器，该计数器支持自动唤醒和周期性报警，报警间隔从每 120 微秒到每 36 小时不等。

时基时钟使用了一个 20 位预分频器。默认情况下，它被配置为生成一个来自 32.768 kHz 时钟的 1 秒时基。

4KB 备份 SRAM 是一个类似 EEPROM 的存储区域。它可用于存储在 VBAT 和待机模式下需要保留的数据。默认情况下，此存储区域被禁用，以最大限度地降低功耗。它可以通过软件启用。

备份寄存器是 32 位寄存器，用于在无 VDD 电源时存储 80 字节的用户应用程序数据。备份寄存器不会因系统复位、电源复位或设备从待机模式唤醒而重置。

额外的 32 位寄存器包含可编程的报警子秒、秒、分、小时、日和日期。与备份静态随机存取存储器（SRAM）一样，实时时钟（RTC）和备份寄存器通过一个开关供电，该开关的电源要么来自 VDD 电源（如果存在），要么来自 VBAT 引脚。

2.2.16. 低功耗模式

- 睡眠模式

  在睡眠模式，只有 CPU 停止，所有外设处于工作状态并可在发生中断/事件时唤醒 CPU。

- 停机模式

  在保持 SRAM 和寄存器内容不丢失的情况下，停机模式可以达到最低的电能消耗。在停机模式下，停止所有内部 1.1V 部分的供电，PLL、HSI 的 RC 振荡器和 HSE 晶体振荡器被关闭，调压器可以被置于普通模式或低功耗模式。可以通过任一配置成 EXTI 的信号把微控制器从停机模式中唤醒，EXTI 信号可以是 16 个外部 I/O 口之一、PVD 的输出、RTC 的 alarm/wakeup/tamper/time stamp、USB OTG FS/HS 唤醒或者以太网唤醒信号。

- 待机模式

  在待机模式下可以达到最低的电能消耗。内部的电压调压器被关闭，因此所有内部 1.1V 部分的供电被切断；PLL、HSI 的 RC 振荡器和 HSE 晶体振荡器也被关闭；进入待机模式后，SRAM 和寄存器的内容将消失，但后备寄存器、备份 SRAM 内容仍然保留，待机电路仍工作。 从待机模式退出的条件是：NRST 上的外部复位信号、IWDG 复位、WKUP 引脚上的一个上升边沿或 RTC 的 alarm/wakeup/tamper/time stamp 事件。

  注：在进入停机或待机模式时，RTC 、IWDG 和对应的时钟不会被停止。

2.2.17. VBAT 操作

VBAT 引脚允许通过外部电池、外部超级电容器或在没有外部电池和外部超级电容器的情况下通过 VDD 为设备 VBAT 域供电。

当 VDD 不存在时，VBAT 操作被激活。

VBAT 引脚为 RTC（实时时钟）、备份寄存器和备份 SRAM（静态随机存取存储器）供电。

2.2.18. 定时器和看门狗

本系列产品最多包含 3 个高级控制定时器、10 个普通定时器、2 个基本定时器、2 个看门狗定时器和 1 个系统嘀嗒定时器。

下表比较了高级控制定时器、普通定时器和基本定时器的功能：

表 2-2 比较高级控制定时器、普通定时器和基本定时器的功能

类型	定时器	计数器分辨	计数器类型	预分频系数	产生 DMA 请求	捕获/比较通道	互补输出
高级	TIM1 TIM8 TIM20	16 位	向上，向下，向上/下	1~65536 之间的任意整数	可以	4	有
普通	TIM2 TIM5	32 位	向上，向下，向上/下	1~65536 之间的任意整数	可以	4	没有
	TIM3 TIM4	16 位	向上，向下，向上/下	1~65536 之间的任意整数	可以	4	没有
	TIM9	16 位	向上	1~65536 之间的任意整数	不可以	2	没有
	TIM10 TIM11	16 位	向上	1~65536 之间的任意整数	不可以	1	没有
	TIM12	16 位	向上	1~65536 之间的任意整数	不可以	2	没有
	TIM13 TIM14	16 位	向上	1~65536 之间的任意整数	不可以	1	没有
基本	TIM6 TIM7	16 位	向上	1~65536 之间的任意整数	可以	0	没有

独立看门狗

独立的看门狗是基于一个 12 位的递减计数器和一个 8 位的预分频器，它由一个内部独立的 32kHz 的 RC 振荡器提供时钟；因为这个 RC 振荡器独立于主时钟，所以它可运行于停机和待机模式。它可以被当成看门狗用于在发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下，计数器可以被冻结。

窗口看门狗

窗口看门狗内有一个 7 位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生问题时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

系统时基定时器

这个定时器是专用于实时操作系统，也可当成一个标准的递减计数器。它具有下述特性：

- 24 位的递减计数器
- 自动重加载功能
- 当计数器为 0 时能产生一个可屏蔽系统中断
- 可编程时钟源

2.2.19. I2C 总线

3 个 I2C 总线接口，能够工作于多主模式或从模式。I2C 接口支持 7 位或 10 位寻址，7 位从模式时支持双从地址寻址。内置了硬件 CRC 发生器/校验器。

它们可以使用 DMA 操作并支持 SMBus 总线 2.0 版/PMBus 总线。

- 支持标准、快速模式、高速模式。
- 支持可编程的模拟和数字噪声滤波器。

2.2.20. 通用同步/异步收发器(USART/UART)

4 个通用同步/异步收发器(USART1、USART2、USART3、USART6)。

4 个通用异步收发器（UART4、UART5、UART7、UART8）。

接口提供异步通信、IrDA SIR ENDEC、多处理器通信模式、单线半双工通信模式和 LIN 主/从功能。

USART1、USART2、USART3、USART6 接口具有硬件的 CTS 和 RTS 信号管理、兼容 ISO7816 的智能卡模式和类 SPI 通信模式。

- 支持 MSB、LSB Frist 切换
- 支持 BUSY 标志位指示
- 支持数据反相
- 支持 TX/RX 管脚交换
- 支持可选 8 Byte RX FIFO,并且支持 FIFO 满中断

2.2.21. 串行外设接口(SPI)

3 个 SPI 接口。3 位的预分频器可产生 8 种主模式频率，可配置成每帧 8 位或 16 位。硬件的 CRC 产生/校验支持基本的 SD 卡和 MMC 模式。所有的 SPI 接口都可以使用 DMA 操作。

- 支持 16 深度 FIFO 独立空满指示标志
- 支持输入时钟延时，可提高接口速度

2.2.22. 音频外设接口(I2S)

支持 2 个标准的 I2S 接口（与 SPI2 和 SPI3 复用）。它们可以在主模式或从模式下运行，支持全双工和单工通信模式，并且可以配置为以 16 位/32 位分辨率作为输入或输出通道。支持 8 kHz 至 192 kHz 的音频采样频率。当其中一个或两个 I2S 接口配置为主模式时，主时钟可以以采样频率的 256 倍输出到外部 DAC/CODEC。

2.2.23. 音频和 LCD 锁相环 PLL(PLLI2S)

为音频 I2S 应用配备了额外的专用锁相环（PLL）。在使用 USB 外设时，它能够在不影响 CPU 性能的情况下，实现无误差的 I2S 采样时钟精度。

PLLI2S 配置可进行修改，以管理 I2S 采样率的变化，同时不会禁用用于 CPU、USB 和以太网接口的主锁相环（PLL）。

音频锁相环（PLL）可通过编程实现极低的误差，从而获得 8 千赫兹至 192 千赫兹的采样率。除音频锁相环外，还可使用主时钟输入引脚将 I2S 与外部锁相环（或编解码器输出）同步。

2.2.24. 安全数字输入/输出接口(SDIO)

支持一个 SD/SDIO/MMC 主机接口，该接口支持三种不同数据总线模式下的多媒体卡系统规范版本 4.2：1 位（默认）、4 位和 8 位。

符合 SD 存储卡规范 2.0 版。SDIO 卡规范版本 2.0 还支持两种不同的数据总线模式：1 位（默认）和 4 位。

仅支持一张 SD/SDIO/MMC4.2 卡，以及一组 MMC4.1 或更早版本的卡。

除了支持 SD/SDIO/MMC 外，该接口还完全符合 CE-ATA 数字协议 Rev1.1。

2.2.25. 以太网 MAC 接口(ETH)

支持这些设备通过符合行业标准的媒体独立接口（MII）或简化媒体独立接口（RMII），为以太网局域网（LAN）通信提供了一个符合 IEEE-802.3-2002 标准的媒体访问控制器（MAC）。微控制器需要一个外部物理接口设备（PHY）来连接到物理 LAN 总线（双绞线、光纤等）。PHY 通过 MII 的 17 个信号或 RMII 的 9 个信号连接到设备的 MII 端口，并且可以使用来自微控制器的 25 MHz（MII）时钟。

具备以下特点：

- 支持 10 Mbit/s 和 100 Mbit/s 的速率
- 专用 DMA 控制器，支持专用 SRAM 与描述符之间的高速传输
- 支持带标签的 MAC 帧（支持 VLAN）
- 半双工（CSMA/CD）和全双工操作
- 支持 MAC 控制子层（控制帧）
- 32 位循环冗余校验（CRC）的生成与移除
- 针对物理地址和多播地址（多播地址和组地址）的多种地址过滤模式
- 每个传输或接收的帧都有 32 位的状态码
- 内部 FIFO 用于缓冲传输帧和接收帧。传输 FIFO 和接收 FIFO 均为 2KB
- 支持符合 IEEE 1588 2008（PTP V2）标准的硬件精确时间协议（PTP），时间戳比较器连接
- 到 TIM2 输入端
- 当系统时间超过目标时间时，触发中断

2.2.26. 控制器局域网（CANFD）

支持两个 CAN FD，支持 CAN 2.0A/B 与 CAN FD 协议。

每个 CAN 有三个发送邮箱、两个带有 3 个阶段的接收 FIFO 和 28 个共享可扩展滤波器组（即使只使用一个 CAN，所有这些都可以使用）。每个 CAN 分配有 256 字节的 SRAM。

2.2.27. USB OTG 全速（OTG_FS）

支持带有集成收发器的 USB OTG 全速设备/主机/OTG 外围设备。USB OTG FS 外围设备符合 USB 2.0 规范和 OTG 1.0 规范。它具有软件可配置的端点设置，并支持挂起/恢复。USB OTG 全速控制器需要一个专用的 48 MHz 时钟，该时钟由连接到 HSE 振荡器的 PLL 生成。

主要特征是：

- Rx 和 Tx FIFO 大小组合为 320×35 位，具有动态 FIFO 大小
- 支持会话请求协议（SRP）和主机协商协议（HNP）

- 4 个双向端点
- 8 个具有周期性 OUT 支持的主机通道
- 内部 HNP/SNP/IP（无需任何外部电阻器）
- 对于 OTG/主机模式，如果连接了总线供电的设备，则需要电源开关

2.2.28. USB OTG 高速（OTG_HS）

支持 USB OTG 高速（高达 480 Mb/s）设备/主机/OTG 外围设备。USB OTG HS 支持全速和高速操作。它集成了全速运行（12 MB/s）的收发器，并具有高速运行（480 MB/s）所需的 UTMI 低引脚接口（ULPI）。当在 HS 模式下使用 USB OTG HS 时需要连接到 ULPI 的外部 PHY 设备。

USB OTG HS 外围设备符合 USB 2.0 规范和 OTG 1.0 规范。它具有软件可配置的端点设置，并支持挂起/恢复。USB OTG 全速控制器需要一个专用的 48 MHz 时钟，该时钟由连接到 HSE 振荡器的 PLL 生成。

主要特征是：

- Rx 和 Tx FIFO 大小组合为 1 Kbit×35，具有动态 FIFO 大小
- 支持会话请求协议（SRP）和主机协商协议（HNP）
- 6 个双向端点
- 12 个具有周期性 OUT 支持的主机通道
- 内部 FS OTG PHY 支持
- 支持 SDR 模式下 ULPI 的外部 HS 或 HS OTG 操作。OTG PHY 通过 12 个信号连接到微控制器 ULPI 端口。它可以使用 60 MHz 输出进行计时。
- 内部 USB DMA
- 内部 HNP/SNP/IP（无需任何外部电阻器）
- 对于 OTG/主机模式，如果连接了总线供电的设备，则需要电源开关

2.2.29. 摄像头接口（DCMI）

支持一个摄像头接口，可以通过 8 位到 14 位的并行接口与摄像头模块和 CMOS 传感器连接，以接收视频数据。主要特点如下：

- 输入像素时钟和同步信号的可编程极性
- 并行数据通信可以是 8 位、10 位、12 位或 14 位
- 支持 8 位逐行扫描单色或原始拜耳格式、YCbCr 4:2:2 逐行扫描视频、RGB 565 逐行扫描视频或压缩数据（如 JPEG）
- 支持连续模式或快照（单帧）模式
- 支持自动裁剪图像
- 支持图像尺寸调整
- 支持数据对齐方式调试
- 支持数据翻转

2.2.30. 随机数生成器（RNG）

支持生产随机数模块，由集成模拟电路生成的 32 位随机数。

MEGAHUNT

2.2.31. 通用输入/输出（GPIO）

每个 GPIO 引脚都可以通过软件配置为输出（推挽或开漏，有或没有上拉或下拉）、输入（浮动，有或不有上拉或下拉）或外围替代功能。大多数 GPIO 引脚与数字或模拟替代功能共享。所有 GPIO 都具有高电流能力，并具有速度选择功能，可以更好地管理内部噪声、功耗和电磁辐射。

如果需要，可以按照特定的顺序锁定 I/O 配置，以避免对 I/O 寄存器的虚假写入。

2.2.32. 模数转换器（ADC）

支持三个 12 位模数转换器，每个 ADC 共享多达 16 个外部通道，在单次拍摄或扫描模式下执行转换。在扫描模式下，对选定的一组模拟输入进行自动转换。

ADC 接口中嵌入的其他逻辑功能允许：

- 同时采样和保持
- 交错采样和保持

ADC 可以由 DMA 控制器提供服务。模拟看门狗功能允许非常精确地监测一个、一些或所有选定通道的转换电压。当转换后的电压超出编程阈值时，会产生中断。

为了同步 A/D 转换和定时器，ADC 可以由 TIM1、TIM2、TIM3、TIM4、TIM5 或 TIM8 定时器中的任何一个触发。

2.2.33. 温度传感器

温度传感器必须产生随温度线性变化的电压。转换范围在 1.7 V 和 3.6 V 之间。温度传感器内部连接到与 VBAT、ADC1_IN18 相同的输入通道，用于将传感器输出电压转换为数字值。当温度传感器和 VBAT 转换同时启用时，仅执行 VBAT 转换。

由于工艺变化，温度传感器的偏移因芯片而异，因此内部温度传感器主要适用于检测温度变化而不是绝对温度的应用。如果需要精确的温度读数，则应使用外部温度传感器部件。

2.2.34. 数模转换器（DAC）

支持两个 12 位缓冲 DAC 通道可用于将两个数字信号转换为两个模拟电压信号输出。

支持以下功能：

两个 DAC 转换器：每个输出通道一个

- 8 位或 10 位单调输出
- 12 位模式下的左或右数据对齐
- 同步更新功能
- 噪声波产生
- 三角波生成
- 双 DAC 通道独立或同时转换
- 每个通道均支持 DMA
- 转换的外部触发器
- 输入电压参考 V_{REF+}
- 支持可选内部连接 OPA
- 支持可选内部连接 COMP

DAC 通道通过定时器更新输出触发，定时器更新输出也连接到不同的 DMA 流。

2.2.35. 四线串行外设接口(QSPI)

支持 1 个通用型 QSPI 接口。支持以下功能：

- 支持间接、状态轮训、内存映射三种模式访问
- 在内存映射模式下支持读写
- 支持 SDR、DDR 模式
- 完全可编程操作码
- 完全可编程帧格式
- 集成 24Byte FIFO，用于发送和接收
- 支持 8bit、16bit、32bit 数据访问
- 在达到 FIFO 阈值、超时、操作完成以及发生访问错误时可产生中断
- 支持延展 CSHT 超时(CS 高电平时间配置)
- 支持自动刷新计数器 (CS 低电平时间配置)
- 支持内存映射模式下预取功能禁止
- 支持内存映射模式下不同配置 BURST 写访问
- 支持加密编程，解密读取功能(支持秘钥独立管理)
- 支持 SCLK、DOUT 独立输出延时调节

2.2.36. 八线串行外设接口(OSPI)

支持 1 个通用型 OSPI 接口。支持以下功能：

- 符合 HyperBus 标准
- 符合 Xcella 标准(DQS 信号支持)
- 符合 JEDEC251ES 标准(8 线模式)
- 支持间接、状态轮训、内存映射三种模式访问
- 在内存映射模式下支持读写
- 支持双片四线配置
- 支持 SDR、DDR 模式
- 完全可编程操作码
- 完全可编程帧格式
- 集成 32Byte FIFO(默认)，用于发送和接收。可配置扩展模式发送 FIFO 扩展为 56Byte
- 支持 8bit、16bit、32bit 数据访问
- 在达到 FIFO 阈值、超时、操作完成以及发生访问错误时可产生中断
- 支持数据选通 DS、DQS
- 支持延展 CSHT 超时(CS 高电平时间配置)
- 支持自动刷新计数器 (CS 低电平时间配置)
- 支持内存映射模式下预取功能禁止
- 支持内存映射模式下不同配置 BURST 写访问

MEGAHUNT

- 支持 8 线模式下 CMD2 自动反相
- 支持加密编程，解密读取功能(支持秘钥独立管理)
- 支持 SCLK、DOUT 独立输出延时调节

2.2.37. 比较器(COMP)

最多支持 4 个具有可编程功能的快速比较器。支持以下功能：

- 支持参考电压（内部或外部）
- 支持不同迟滞和不同速度配置
- 支持输出极性配置
- 支持滤波输入
- 支持窗口模式

所有比较器都可以从停止模式中唤醒，生成刹车事件或者中断送入 TIM 模块

2.2.38. 运算放大器(OPA)

最多支持 4 个具有可编程功能的运算放大器。支持以下功能：

- 支持内部 PGA,最大放大倍数 64
- 支持轨对轨输入/输出
- 运放输出端可接内部比较器、ADC
- DAC 可接 OPA 输入

2.2.39. 串行单线 JTAG 调试口(SWJ-DP)

内嵌的 SWJ-DP 接口，这是一个结合了 JTAG 和串行单线调试的接口，可以实现串行单线调试接口或 JTAG 接口的连接。JTAG 的 TMS 和 TCK 信号分别与 SWDIO 和 SWCLK 共用引脚，TMS 脚上的一个特殊的信号序列用于在 JTAG-DP 和 SW-DP 间切换。

2.2.40. 内嵌跟踪模块(ETM)

使用嵌入式跟踪微单元(ETM)，通过很少的 ETM 引脚连接到外部跟踪端口分析(TPA)设备，从 CPU 核心中以高速输出压缩的数据流，为开发人员提供了清晰的指令运行与数据流动的信息。TPA 设备可以通过 USB、以太网或其它高速通道连接到调试主机，实时的指令和数据流向能够被调试主机上的调试软件记录下来，并按需要的格式显示出来。TPA 硬件可以从开发工具供应商处购得，并能与第三方的调试软件兼容。

MEGAHUNT

3. 引脚定义

3.1. QFN64 封装




图 3-1 QFN64 封装

3.2. LQFP64 封装




图 3-2 LQFP64 封装

3.3. LQFP100 封装




图 3-3 LQFP100 封装

3.4. LQFP144 封装

图 3-4 LQFP144 封装

3.5. 管脚功能定义

3.5.1. GPIOA~GPIOH AF0-AF16 复用功能说明

表 3-1 GPIOA~GPIOH AF0-AF16 复用功能说明

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
1	1		PE2	TRACECLK				TIM20_CH1	QSPI_CLK				OSPI_DATA2		ETH_MII_TXD3	FSMC_A23			EVENTOUT
2	2		PE3	TRACED0				TIM20_CH2	QSPI_DATA3							FSMC_A19			EVENTOUT
3	3		PE4	TRACED1				TIM20_CH1N	QSPI_CS							FSMC_A20	DCMI_D4		EVENTOUT
4	4		PE5	TRACED2			TIM9_CH1	TIM20_CH2N	QSPI_DATA1							FSMC_A21	DCMI_D6		EVENTOUT
5	5		PE6	TRACED3			TIM9_CH2	TIM20_CH3N	QSPI_DATA0				OSPI_DQS			FSMC_A22	DCMI_D7		EVENTOUT
6	6	1	VBAT																
7	7	2	PC13																EVENTOUT
8	8	3	PC14																EVENTOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
9	9	4	PC15																EVENTOUT
10			PF0					I2C2_SDA								FSMC_A0			EVENTOUT
11			PF1					I2C2_SCL								FSMC_A1			EVENTOUT
12			PF2					I2C2_SMBA								FSMC_A2			EVENTOUT
13			PF3					TIM20_CH3								FSMC_A3			EVENTOUT
14			PF4					TIM20_CH1N								FSMC_A4			EVENTOUT
15			PF5					TIM20_CH2N								FSMC_A5			EVENTOUT
16	10		VSS																
17	11		VDD																
18			PF6				TIM10_CH1	TIM20_CH4				UART7_RX(TX)	OSPI_DATA3			FSMC_NIORD			EVENTOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
19			PF7				TIM11_CH1	TIM20_BKIN				UART7_TX(RX)	OSPI_DATA2			FSMC_NREG			EVENTOUT
20			PF8										TIM13_CH1	OSPI_DATA0		FSMC_NIOWR			EVENTOUT
21			PF9					TIM20_BKIN					TIM14_CH1	OSPI_DATA1		FSMC_CD			EVENTOUT
22			PF10										OSPI_CLK			FSMC_INTR	DCMI_D11		EVENTOUT
23	12	5	PH0																EVENTOUT
24	13	6	PH1																EVENTOUT
25	14	7	NRST																
26	15	8	PC0									UART7_RX(TX)		OTG_HS_ULPI_STP					EVENTOUT
27	16	9	PC1									UART7_TX(RX)			ETH_MDC				EVENTOUT
28	17	10	PC2					TIM20	SPI2_MIS	I2S2EXT_		UART8		OTG_HS_U	ETH_MII_T				EVENTOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
								_CH2	O	SD		_RX(TX)		LPI_DIR	XD2				
29	18	11	PC3						SPI2_MOSI /I2S2_SD			UART8_TX(RX)		OTG_HS_ULPI_NXT	ETH_MII_TX_CLK				EVENTOUT
30	19		PH4					I2C2_SCL											EVENTOUT
31	20	12	VSSA/Vref-																
32	21		Vref+																
33	22	13	VDDA																
34	23	14	PA0		TIM2_CH1_ETR	TIM5_CH1	TIM8_ETR	COMP3_OUT		COMP1	USART2_CTS	UART4_TX(RX)			ETH_MII_CRS				EVENTOUT
35	24	15	PA1		TIM2_CH2	TIM5_CH2					USART2_RTS	UART4_RX(TX)	OSPI_DATA3		ETH_MII_RX_CLK/ ETH_RMII_REF_CLK				EVENTOUT
36	25	16	PA2		TIM2_CH3	TIM5_CH3	TIM9_CH1	COMP4		COMP2	USART2				ETH_MDIO				EVENTOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
								_OUT			_TX(RX)								
37	26	17	PA3		TIM2_CH4	TIM5_CH4	TIM9_CH2				USART2_RX(TX)			OTG_HS_ULPI_D0	ETH_MII_COL				EVENTOUT
38	27	18	VSS																
39	28	19	VDD																
40	29	20	PA4						SPI1_NSS	SPI3_NSS/I2S3_WS	USART2_CK					OTG_HS_SOF	DCMI_HSYNC		EVENTOUT
41	30	21	PA5		TIM2_CH1_ETR		TIM8_CH1N		SPI1_SCK					OTG_HS_ULPI_CK					EVENTOUT
42	31	22	PA6		TIM1_BKIN	TIM3_CH1	TIM8_BKIN	COMP3_OUT	SPI1_MISO	COMP1_OUT			TIM13_CH1	OSPI_DATA0			DCMI_PIXCLK		EVENTOUT
43	32	23	PA7		TIM1_CH1N	TIM3_CH2	TIM8_CH1N	COMP4_OUT	SPI1_MOSI	COMP2_OUT			TIM14_CH1	OSPI_CLK	ETH_MII_RX_DV/ETH_RMII_CRS_DV				EVENTOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
44	33	24	PC4			TIM3 _CH3									ETH_ MII_R XD0/ ETH_ RMII_ RXD0				EVEN TOUT
45	34	25	PC5												ETH_ MII_R XD1/ ETH_ RMII_ RXD1				EVEN TOUT
46	35	26	PB0		TIM1 _CH2 N	TIM3 _CH3	TIM8 _CH2 N					OSPI _DAT A0		OTG_ HS_U LPI_D 1	ETH_ MII_R XD2				EVEN TOUT
47	36	27	PB1		TIM1 _CH3 N	TIM3 _CH4	TIM8 _CH3 N							OTG_ HS_U LPI_D 2	ETH_ MII_R XD3				EVEN TOUT
48	37	28	PB2					TIM2 0 _CH1					OSPI_ CLK						EVEN TOUT
49			PF11					TIM2 0 _ETR					OSPI_ DQS				DCMI _D12		EVEN TOUT
50			PF12					TIM2 0 _CH1								FSMC _A6			EVEN TOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
51			VSS																
52			VDD																
53			PF13					TIM20_CH2								FSMC_A7			EVENTOUT
54			PF14					TIM20_CH3								FSMC_A8			EVENTOUT
55			PF15					TIM20_CH4								FSMC_A9			EVENTOUT
56			PG0					TIM20_CH1N								FSMC_A10			EVENTOUT
56			PG1					TIM20_CH2N								FSMC_A11			EVENTOUT
58	38		PE7		TIM1_ETR					COMP1_OUT		UART7_RX(TX)		OSPI_DATA4		FSMC_D4			EVENTOUT
59	39		PE8		TIM1_CH1N					COMP2_OUT		UART7_TX(RX)		OSPI_DATA5		FSMC_D5			EVENTOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
60	40		PE9		TIM1 _CH1									OSPI _DAT A6		FSMC _D6			EVEN TOUT
61			VSS																
62			VDD																
63	41		PE10		TIM1 _CH2 N				QSPI _DAT A3					OSPI _DAT A7		FSMC _D7			EVEN TOUT
64	42		PE11		TIM1 _CH2				QSPI _CS							FSMC _D8			EVEN TOUT
65	43		PE12		TIM1 _CH3 N				QSPI _CLK							FSMC _D9			EVEN TOUT
66	44		PE13		TIM1 _CH3				QSPI _DAT A1							FSMC _D10			EVEN TOUT
67	45		PE14		TIM1 _CH4				QSPI _DAT A0							FSMC _D11			EVEN TOUT
68	46		PE15		TIM1 _BKI N				QSPI _DAT A2							FSMC _D12			EVEN TOUT
69	47	29	PB10		TIM2 _CH3			I2C2 _SCL	SPI2 _SCK/ I2S2_ CK		USAR T3 _TX(R X)		OSPI CS1	OTG_ HS_U LPI_D 3	ETH_ MII_R X_ER				EVEN TOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
70	48	30	PB11		TIM2 _CH4			I2C2 _SDA			USART3 _RX(TX)			OTG_ HS_U LPI_D 4	ETH_ MII_T X_EN / ETH_ RMII_ TX_E N				EVEN TOUT
71	49	31	PH3										OSPI _DAT A5		ETH_ MII_C OL				EVEN TOUT
72	50	32	VDD																
73	51	33	PB12		TIM1 _BKI N			I2C2 _SMB A	SPI2 _NSS/ I2S_ WS		USART3 _CK		CAN2 _RX	OTG_ HS_U LPI_D 5	ETH_ MII_T XD0/ ETH_ RMII_ TXD0	OTG_ HS_I D			EVEN TOUT
74	52	34	PB13		TIM1 _CH1 N				SPI2 _SCK/ I2S2_ CK		USART3 _CTS		CAN2 _TX	OTG_ HS_U LPI_D 6	ETH_ MII_T XD1/ ETH_ RMII_ TXD1				EVEN TOUT
75	53	35	PB14		TIM1 _CH2 N		TIM8 _CH2 N	I2C1 _SCL	SPI2 _MIS O	I2S2 _EXT_ SD	USART3 _RTS		TIM12 _CH1			OTG_ HS_D M			EVEN TOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
76	54	36	PB15	RTC _REFI N	TIM1 _CH3 N		TIM8 _CH3 N	I2C1 _SDA	SPI2 _MOS I/I2S2 _SD				TIM1 2 _CH2			OTG_ HS_D P			EVEN TOUT
77	55		PD8						SPI2 _NSS		USAR T3 _TX(R X)					FSMC _D13			EVEN TOUT
78	56		PD9								USAR T3 _RX(T X)					FSMC _D14			EVEN TOUT
79	57		PD10					COM P4 _OUT			USAR T3 _CK					FSMC _D15			EVEN TOUT
80	58		PD11					COM P3 _OUT			USAR T3 _CTS		OSPI _DAT A0			FSMC _A16			EVEN TOUT
81	59		PD12			TIM4 _CH1					USAR T3 _RTS		OSPI _DAT A1			FSMC _A17			EVEN TOUT
82	60		PD13			TIM4 _CH2							OSPI _DAT A3			FSMC _A18			EVEN TOUT
83			VSS																
84			VDD																

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
85	61		PD14			TIM4 _CH3										FSMC _D0			EVEN TOUT
86	62		PD15			TIM4 _CH4										FSMC _D1			EVEN TOUT
87			PG2					TIM20 _CH3N								FSMC _A12			EVEN TOUT
88			PG3					TIM20 _BKIN								FSMC _A13			EVEN TOUT
89			PG4													FSMC _A14			EVEN TOUT
90			PG5					TIM20 _ETR								FSMC _A15			EVEN TOUT
91			PG6													FSMC _INT2	DCMI _D12		EVEN TOUT
92			PG7									USART6 _CK				FSMC _INT3	DCMI _D13		EVEN TOUT
93			PG8									USART6 _RTS	OSPI _DQS		ETH_ PPS_ OUT				EVEN TOUT
94			VSS																
95			VDD																

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
96	63	37	PC6			TIM3 _CH1	TIM8 _CH1		I2S2 _MCK	SPI2 _NSS	QSPI _CS	USAR T6 _TX(R X)				SDIO _D6	DCMI _D0		EVEN TOUT
97	64	38	PC7		TIM1 _CH1 N	TIM3 _CH2	TIM8 _CH2			I2S3 _MCK	QSPI _CLK	USAR T6 _RX(T X)				SDIO _D7	DCMI _D1		EVEN TOUT
98	65	39	PC8		TIM1 _CH2 N	TIM3 _CH3	TIM8 _CH3	TIM2 0 _CH3			QSPI _DAT A1	USAR T6 _CK	OSPI _DAT A2			SDIO _D0	DCMI _D2		EVEN TOUT
99	66	40	PC9	MCO 2	TIM1 _CH3 N	TIM3 _CH4	TIM8 _CH4	I2C3 _SDA	I2S _CLKI N		QSPI _DAT A0		OSPI _DAT A0			SDIO _D1	DCMI _D3		EVEN TOUT
100	67	41	PA8	MCO 1	TIM1 _CH1			I2C3 _SCL			USAR T1 _CK			OTG_ FS_S OF					EVEN TOUT
101	68	42	PA9		TIM1 _CH2			I2C3 _SMB A	SPI2 _SCK/ I2S2_ CK		USAR T1 _TX(R X)						DCMI _D0		EVEN TOUT
102	69	43	PA10		TIM1 _CH3						USAR T1 _RX(T X)			OTG_ FS_ID			DCMI _D1		EVEN TOUT
103	70	44	PA11		TIM1 _CH4			COM P3 _OUT		COM P1 _OUT	USAR T1 _CTS	UART 4 _TX(R X)	CAN1 _RX	OTG_ FS_D M					EVEN TOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
104	71	45	PA12		TIM1 _ETR			COM P4 _OUT		COM P2 _OUT	USAR T1 _RTS	UART 4 _RX(T X)	CAN1 _TX	OTG_ FS_D P					EVEN TOUT
105	72	46	PA13	JTMS - SWDI O								UART 4 _TX(R X)							EVEN TOUT
106	73	47	PH2										OSPI _DAT A4		ETH_ MII_C RS				EVEN TOUT
107	74		VSS																
108	75	48	VDD																
109	76	49	PA14	JTCK - SWCL K								UART 4 _RX(T X)							EVEN TOUT
110	77	50	PA15	JTDI	TIM2 _CH1 _ETR		TIM8 _CH3 N		SPI1 _NSS	SPI3 _NSS/ I2S3_ WS				OSPI _DAT A2					EVEN TOUT
111	78	51	PC10				TIM8 _CH2 N			SPI3 _SCK/ I2S3_ CK	USAR T3 _TX(R X)	UART 4 _TX(R X)	OSPI _DAT A1			SDIO _D2	DCMI _D8		EVEN TOUT
112	79	52	PC11				TIM8 _CH1		I2S3_ EXT_	SPI3 _MIS	USAR T3	UART 4	OSPI _CS2			SDIO _D3	DCMI _D4		EVEN TOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
							N		SD	O	_RX(TX)	_RX(TX)							
113	80	53	PC12				TIM8 _CH3			SPI3 _MOSI/I2S3 _SD	USART3 _CK	UART5 _TX(RX)				SDIO _CK	DCMI _D9		EVENTOUT
114	81		PD0										CAN1 _RX			FSMC _D2			EVENTOUT
115	82		PD1										CAN1 _TX			FSMC _D3			EVENTOUT
116	83	54	PD2			TIM3 _ETR	TIM8 _CH2					UART5 _RX(TX)				SDIO _CMD	DCMI _D11		EVENTOUT
117	84		PD3						SPI2 _SCK/I2S2_CK		USART2 _CTS					FSMC _CLK	DCMI _D5		EVENTOUT
118	85		PD4								USART2 _RTS					FSMC _NOE			EVENTOUT
119	86		PD5								USART2 _TX(RX)					FSMC _NWE			EVENTOUT
120			VSS																
121			VDD																

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
122	87		PD6						SPI3 _MOS I/I2S3 _SD		USAR T2 _RX(T X)					FSMC _NW AIT	DCMI _10		EVEN TOUT
123	88		PD7								USAR T2 _CK					FSMC _NE1 /FSM C_NC E2			EVEN TOUT
124			PG9									USAR T6 _RX(T X)	OSPI _DAT A6			FSMC _NE2 /FSM C_NC E3	DCMI _VSY NC		EVEN TOUT
125			PG10						QSPI _DAT A2							FSMC _NCE 4_1/F SCM_ NE3	DCMI _D2		EVEN TOUT
126			PG11						QSPI _CLK						ETH_ MII_T X_EN / ETH_ RMII_ TX_E N	FSMC _NCE 4_2	DCMI _D3		EVEN TOUT
127			PG12						QSPI _DAT			USAR T6				FSCM _NE4			EVEN TOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
									A1			_RTS							
128			PG13						QSPI _DAT A0			USAR T6 _CTS			ETH_ MII_T XD0/ ETH_ RMII_ TXD0	FSMC _A24			EVEN TOUT
129			PG14						QSPI _CS			USAR T6 _TX(R X)	OSPI _DAT A7		ETH_ MII_T XD1/ ETH_ RMII_ TXD1	FSMC _A25			EVEN TOUT
130			VSS																
131			VDD																
132			PG15						QSPI _DAT A3			USAR T6 _CTS					DCMI _D13		EVEN TOUT
133	89	55	PB3	JTDO /TRA CES WO	TIM2 _CH2		TIM8 _CH1		SPI1 _SCK	SPI3 _SCK/ I2S3_ CK			OSPI _DAT A3						EVEN TOUT
134	90	56	PB4	NJTR ST		TIM3 _CH1		COM P2 _OUT	SPI1 _MIS O	SPI3 _MIS O	I2S3 _EXT_ SD	COM P4 _OUT							EVEN TOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
135	91	57	PB5			TIM3 _CH2		I2C1 _SMB A	SPI1 _MOS I	SPI3 _MOS I/I2S3 _SD	COM P1 _OUT	COM P3 _OUT	CAN2 _RX	OTG_ HS_U LPI_D 7	ETH_ PPS_ OUT		DCMI _D10		EVEN TOUT
136	92	58	PB6			TIM4 _CH1		I2C1 _SCL			USAR T1 _TX(R X)		CAN2 _TX	OSPI _CS1			DCMI _D5		EVEN TOUT
137	93	59	PB7			TIM4 _CH2		I2C1 _SDA			USAR T1 _RX(T X)					FSMC _NL	DCMI _VSY NC		EVEN TOUT
138	94	60	BOOT0																
139	95	61	PB8			TIM4 _CH3	TIM1 0 _CH1	I2C1 _SCL		COM P1 _OUT	COM P3 _OUT		CAN1 _RX		ETH_ MII_T XD3	SDIO _D4	DCMI _D6		EVEN TOUT
140	96	62	PB9		TIM3 _CH3	TIM4 _CH4	TIM1 1 _CH1	I2C1 _SDA	SPI2 _NSS/ I2S_ WS	COM P2 _OUT	COM P4 _OUT		CAN1 _TX	OSPI _DAT A1		SDIO _D5	DCMI _D7		EVEN TOUT
141	97		PE0			TIM4 _ETR		TIM2 0 _ETR				UART 8 _RX(T X)				FSMC _NBL 0	DCMI _D2		EVEN TOUT
142	98		PE1					TIM2 0 _CH4	OSPI _DAT A2			UART 8 _TX(R X)				FSMC _NBL 1	DCMI _D3		EVEN TOUT

MEGAHUNT

LQFP 144	LQFP 100	LQFP /QFN 64	PIN NAME	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
143	99	63	VSS																
144	100	64	VDD																

3.5.2. GPIOA~GPIOH AF17-AF25 复用功能说明

表 3-2 GPIOA~GPIOH AF17-AF25 复用功能说明

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
1	1		PE2	DCMI_D6	OTG_HS_ULPI_STP	ETH_MDC		SDIO_D2	OSPI_DATA0	I2S2_MCK		
2	2		PE3	DCMI_D7	OTG_HS_ULPI_DIR	ETH_MDIO		SDIO_D1	OSPI_DATA1	SPI2_MOSI/I2S2_SD		
3	3		PE4	DCMI_D8	OTG_HS_ULPI_NXT	ETH_RMII_CRS_DV		SDIO_D0	OSPI_DATA2	SPI2_MISO		
4	4		PE5	DCMI_D9	I2S2_MCK			SDIO_CMD	OSPI_DATA3	SPI2_SCK/I2S2_CK		
5	5		PE6	DCMI_D10	I2S2_EXT_SD			SDIO_CK	OSPI_CLK	SPI2_NSS/I2S2_WS		
6	6	1	VBAT									
7	7	2	PC13									
8	8	3	PC14									

MEGAHUNT

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
9	9	4	PC15									
10			PF0	DCMI_D11	SPI2_NSS/I2S2_WS							
11			PF1	DCMI_PIXCLK	SPI2_SCK/I2S2_CK							
12			PF2	DCMI_VSYNC	SPI2_MISO							
13			PF3	DCMI_HSYNC	SPI2_MOSI/I2S2_SD							
14			PF4	OSPI_CLK	OTG_HS_ULPI_CK							
15			PF5	OSPI_DATA0	OTG_HS_ULPI_NXT							
16	10		VSS									
17	11		VDD									
18			PF6	OSPI_DATA1	OTG_HS_ULPI_STP							
19			PF7	OSPI_DATA2	OTG_HS_ULPI_DIR							
20			PF8	OSPI_DATA3	OTG_HS_ULPI_D7							
21			PF9	OSPI_CS1	OTG_HS_ULPI_D6							
22			PF10	I2C1_SDA	OTG_HS_ULPI_D5							

MEGAHUNT

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
23	12	5	PH0									
24	13	6	PH1									
25	14	7	NRST									
26	15	8	PC0		OTG_HS_ULPI_D4			I2S2_EXT_SD	OSPI_CS1			
27	16	9	PC1		OTG_HS_ULPI_D3		DCMI_D0		ETH_RMII_TX_EN	OSPI_CS1		TIM_IR_OUT
28	17	10	PC2		OTG_HS_ULPI_D2		DCMI_D1		ETH_RMII_TXD0	OSPI_CLK		TIM_IR_OUT
29	18	11	PC3		OTG_HS_ULPI_D1		DCMI_D2		ETH_RMII_TXD1	OSPI_DATA0		TIM_IR_OUT
30	19		PH4	I2C1_SCL	OTG_HS_ULPI_D0		DCMI_D3		ETH_RMII_RXD0	OSPI_DATA1		TIM_IR_OUT
31	20	12	VSSA/ Vref-									
32	21		Vref+									
33	22	13	VDDA									
34	23	14	PA0				DCMI_D4	OTG_HS_ULPI_D4	ETH_RMII_RXD1	OSPI_DATA2		
35	24	15	PA1				DCMI_D5	OTG_HS_ULPI_D5	ETH_RMII_REF_CLK	OSPI_DATA3		
36	25	16	PA2				DCMI_D6	OTG_HS_ULPI_D6	ETH_RMII_CRS_DV	SPI3_NSS/I2S3_WS		

MEGAHUNT

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
37	26	17	PA3				DCMI_D7	OTG_HS_ULPI_D7	ETH_MDIO	SPI3_SCK/I2S3_CK		
38	27	18	VSS									
39	28	19	VDD									
40	29	20	PA4				DCMI_D8	OTG_HS_ULPI_DIR	ETH_MDC	SPI3_MISO		
41	30	21	PA5				DCMI_D9	OTG_HS_ULPI_STP	I2S2_EXT_SD	SPI3_MOSI/I2S3_SD	I2S3_MCK	
42	31	22	PA6		OSPI_CS1		DCMI_PIXCLK	OTG_HS_ULPI_CK		I2S3_MCK		QSPI_CS
43	32	23	PA7	I2S3_MCK	OSPI_CLK		DCMI_D10	OTG_HS_ULPI_NXT		SDIO_CK		QSPI_CLK
44	33	24	PC4	I2S3_EXT_SD	OSPI_DATA0		DCMI_D11	SPI2_NSS/I2S2_WS		SDIO_CMD		QSPI_DATA0
45	34	25	PC5	SPI3_NSS/I2S3_WS	OSPI_DATA1		DCMI_VSYNC	SPI2_SCK/I2S2_CK		SDIO_D0		QSPI_DATA1
46	35	26	PB0	SPI3_MOSI/I2S3_SD	OSPI_DATA2		DCMI_HSYNC	SPI2_MISO		SDIO_D1		QSPI_DATA2
47	36	27	PB1	SPI3_MISO	OSPI_DATA3		I2C1_SDA	SPI2_MOSI/I2S2_SD		SDIO_D2		QSPI_DATA3
48	37	28	PB2	SPI3_SCK/I2S3_CK			I2C1_SCL	I2S2_MCK	OSPI_CLK	SDIO_D3		
49			PF11	SDIO_D3								
50			PF12	SDIO_D2								

MEGAHUNT

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
51			VSS									
52			VDD									
53			PF13	SDIO_D1								
54			PF14	SDIO_D0								
55			PF15	SDIO_CMD								
56			PG0	SDIO_CK				OSPI_DATA3				
57			PG1					OSPI_CLK				
58	38		PE7									
59	39		PE8						OSPI_CS1			
60	40		PE9									
61			VSS									
62			VDD									
63	41		PE10						OSPI_DATA3			
64	42		PE11							OSPI_DATA3		

MEGAHUNT

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
65	43		PE12						OSPI_DATA2			
66	44		PE13							OSPI_DATA0		
67	45		PE14						OSPI_DATA1			
68	46		PE15							OSPI_DQS		
69	47	29	PB10								SPI3_NSS/I2S3_WS	
70	48	30	PB11							OSPI_CLK	SPI3_MISO	
71	49	31	PH3						OSPI_DATA0		SPI3_MOSI/I2S3_SD	
72	50	32	VDD									
73	51	33	PB12								I2S3_EXT_SD	
74	52	34	PB13								SDIO_CK	QSPI_CS
75	53	35	PB14								SDIO_CMD	QSPI_CLK
76	54	36	PB15								SDIO_D0	QSPI_DATA0
77	55		PD8									
78	56		PD9									

MEGAHUNT

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
79	57		PD10									
80	58		PD11									
81	59		PD12									
82	60		PD13									
83			VSS									
84			VDD									
85	61		PD14									
86	62		PD15									
87			PG2				OTG_HS_ULPI_D0					
88			PG3				OTG_HS_ULPI_D1					
89			PG4				OTG_HS_ULPI_D2					
90			PG5				OTG_HS_ULPI_D3					
91			PG6				OTG_HS_ULPI_D4					
92			PG7				OTG_HS_ULPI_D5					

MEGAHUNT

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
93			PG8				OTG_HS_ULPI_D6					
94			VSS									
95			VDD									
96	63	37	PC6								SDIO_D1	QSPI_DATA1
97	64	38	PC7								SDIO_D2	QSPI_DATA2
98	65	39	PC8								SDIO_D3	QSPI_DATA3
99	66	40	PC9								SPI2_MOSI/I2S2_SD	
100	67	41	PA8								SPI2_MISO	
101	68	42	PA9								SPI2_SCK/I2S2_CK	
102	69	43	PA10								SPI2_NSS/I2S2_WS	
103	70	44	PA11									
104	71	45	PA12									
105	72	46	PA13									
106	73	47	PH2									

MEGAHUNT

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
107	74		VSS									
108	75	48	VDD									
109	76	49	PA14									
110	77	50	PA15		FSMC_DATA7	ETH_RMII_TX_EN						
111	78	51	PC10		FSMC_DATA6	ETH_RMII_TXD0						
112	79	52	PC11		FSMC_DATA5	ETH_RMII_TXD1						
113	80	53	PC12		FSMC_DATA4	ETH_RMII_RXD0						
114	81		PD0		FSMC_DATA3	ETH_RMII_RXD1						
115	82		PD1		FSMC_DATA2	ETH_RMII_CRS_DV						
116	83	54	PD2		FSMC_DATA1	ETH_RMII_REF_CLK						TIM_IR_OUT
117	84		PD3		FSMC_DATA0	ETH_MDIO		FSMC_DATA7		ETH_RMII_TX_EN		
118	85		PD4		FSMC_NWE（remp==2）	ETH_MDC		FSMC_DATA6	OTG_HS_ULPI_CK	ETH_RMII_TXD0		
119	86		PD5		FSMC_NWE（remp==1）	OSPI_CS1		FSMC_DATA5	OTG_HS_ULPI_STP	ETH_RMII_TXD1		

MEGAHUNT

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
120			VSS									
121			VDD									
122	87		PD6		FSMC_ADDR0	OSPI_DATA0		FSMC_DATA4	OTG_HS_ULPI_DIR	ETH_RMII_RXD0		
123	88		PD7		FSMC_NE4	OSPI_DATA1		FSMC_DATA3	OTG_HS_ULPI_NXT	ETH_RMII_RXD1		
124			PG9		FSMC_NOE	OSPI_DATA2	OTG_HS_ULPI_D7	OSPI_DATA0	OSPI_DATA4			
125			PG10		SPI2_NSS/I2S2_WS	OSPI_DATA3	OTG_HS_ULPI_CK					
126			PG11		SPI2_SCK/I2S2_CK	OSPI_CLK	OTG_HS_ULPI_STP	OSPI_DATA2	OSPI_DATA5			
127			PG12		SPI2_MISO	I2C1_SDA	OTG_HS_ULPI_DIR					
128			PG13		SPI2_MOSI/I2S2_SD	I2C1_SCL	OTG_HS_ULPI_NXT	OSPI_DATA1	OSPI_DATA6			
129			PG14		I2S2_MCK	USART1_CK						
130			VSS									
131			VDD									
132			PG15		I2S2_EXT_SD	USART1_TX(RX)		OSPI_CS1	OSPI_DATA7			
133	89	55	PB3		OTG_HS_ULPI_D0	USART1_RX(TX)		FSMC_DATA2		ETH_RMII_CRS_DV		

MEGAHUNT

LQFP 144	LQFP 100	LQFP/ QFN 64	PIN NAME	AF17	AF18	AF19	AF20	AF21	AF22	AF23	AF24	AF25
134	90	56	PB4		OTG_HS_ULPI_D1			FSMC_DATA1		ETH_MDC		
135	91	57	PB5		OTG_HS_ULPI_D2			FSMC_DATA0		ETH_MDIO		
136	92	58	PB6	DCMI_D0	OTG_HS_ULPI_D3	ETH_RMII_REF_CLK		FSMC_NWE（remp==2）				
137	93	59	PB7	DCMI_D1	OTG_HS_ULPI_D4	ETH_RMII_RXD1		FSMC_NWE（remp==1）				
138	94	60	BOOT0									
139	95	61	PB8	DCMI_D2	OTG_HS_ULPI_D5	ETH_RMII_RXD0		FSMC_ADDR0			I2S2_EXT_SD	
140	96	62	PB9	DCMI_D3	OTG_HS_ULPI_D6	ETH_RMII_TXD1		FSMC_NE4			I2S2_MCK	
141	97		PE0	DCMI_D4	OTG_HS_ULPI_D7	ETH_RMII_TXD0		FSMC_NOE				
142	98		PE1	DCMI_D5	OTG_HS_ULPI_CK	ETH_RMII_TX_EN		SDIO_DATA3	OSPI_CS1			
143	99	63	VSS									
144	100	64	VDD									

MEGAHUNT

3.5.3. Standby WakeUp Pin 说明

PIN NAME	WAKUP IO
PA0	WAKUP_IO_0
PC13	WAKUP_IO_1
PA8	WAKUP_IO_2
PC8	WAKUP_IO_3
PC9	WAKUP_IO_4
PE9	WAKUP_IO_5
PB5	WAKUP_IO_6
PB9	WAKUP_IO_7
PE3	WAKUP_IO_8
PE4	WAKUP_IO_9

3.5.4. DAC Pin 说明

表 3-3 DAC Pin 说明

PIN NAME	DAC
PA4	DAC Channel1
PA5	DAC Channel2

3.5.5. ADC Pin 说明

表 3-4 ADC Pin 说明

PIN NAME	ADC1	ADC2	ADC3
PA0	ADC1 Channel0	ADC2 Channel0	ADC3 Channel0
PA1	ADC1 Channel1	ADC2 Channel1	ADC3 Channel1
PA2	ADC1 Channel2	ADC2 Channel2	ADC3 Channel2
PA3	ADC1 Channel3	ADC2 Channel3	ADC3 Channel3
PA4	ADC1 Channel4	ADC2 Channel4	
PA5	ADC1 Channel5	ADC2 Channel5	
PA6	ADC1 Channel6	ADC2 Channel6	
PA7	ADC1 Channel7	ADC2 Channel7	
PB0	ADC1 Channel8	ADC2 Channel8	
PB1	ADC1 Channel9	ADC2 Channel9	
PC0	ADC1 Channel10	ADC2 Channel10	ADC3 Channel10
PC1	ADC1 Channel11	ADC2 Channel11	ADC3 Channel11
PC2	ADC1 Channel12	ADC2 Channel12	ADC3 Channel12
PC3	ADC1 Channel13	ADC2 Channel13	ADC3 Channel13
PC4	ADC1 Channel14	ADC2 Channel14	
PC5	ADC1 Channel15	ADC2 Channel15	
PF3			ADC3 Channel9
PF4			ADC3 Channel14
PF5			ADC3 Channel15
PF6			ADC3 Channel4

MEGAHUNT

PIN NAME	ADC1	ADC2	ADC3
PF7			ADC3 Channel5
PF8			ADC3 Channel6
PF9			ADC3 Channel7
PF10			ADC3 Channel8

MEGAHUNT

4. 电气特性

4.1. 测试条件

除非特别说明，所有电压的都以 VSS 为基准。

4.1.1. 最小和最大数值

除非特别说明，在生产线上通过对 100%的产品在环境温度 TA=25℃下执行的测试，所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线上进行测试；在综合评估的基础上，最小和最大数值是通过样本测试后，取其平均值再加减三倍的标准分布(平均±3Σ)得到。

4.1.2. 典型数值

除非特别说明，典型数据是基于 T_A=25℃和 V_{DD}=3.3V。这些数据仅用于设计指导而未经测试。

典型的 ADC 精度数值是通过对一个标准的批次采样，在所有温度范围下测试得到，95%产品的误差小于等于给出的数值(平均±2Σ)。

4.1.3. 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

4.1.4. 负载电容




图 4-1 负载电容

MEGAHUNT

4.1.5. 引脚输入电压




图 4-2 引脚输入电压

4.1.6. 供电方案




图 4-3 供电方案

4.1.7. 电流消耗测量




图 4-4 电流消耗测量

4.2. 绝对最大额定值

加在器件上的载荷如果超过“绝对最大额定值”列表中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 4-1 电压特性

符号	描 述	最小值	最大值	单 位
V_{DD} - V_{SS}	外部主供电电压(包含 V_{DDA} 和 V_{DD})(1)	-0.3	4	V
V_{IN}	在 5V 容忍的引脚上的输入电压(2)	Vss-0.3	V_{DD}+2.0	
	在其它引脚上的输入电压(2)	Vss-0.3	4.0	
$\|\Delta V_{DDx}\|$	不同供电引脚之间的电压差	—	50	mV
$\|V_{SSx}-V_{SS}\|$	不同接地引脚之间的电压差	—	50	

(1)所有的电源(V_{DD}, V_{DDA})和地(V_{SS}, V_{SSA})引脚必须始终连接到外部允许范围内的供电系统上。

(2)包含 VREF-脚。

表 4-2 电流特性

符号	描述	最大值(1)	单位
IVDD	经过 V_{DD}/V_{DDA} 电源线的总电流(供应电流) (1)	240	mA
I_{VSS}	经过 VsS 地线的总电流(流出电流) (1)	240	
I_{IO}	任意 I/O 和控制引脚上的输出灌电流	25	
	任意 I/O 和控制引脚上的输出电流	-25	

(1)所有的电源(V_{DD}，V_{DDA})和地(V_{SS}，V_{SSA})引脚必须始终连接到外部允许范围内的供电系统上。

表 4-3 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-65 ~ +150	℃
TJ	最大结温度	125	℃

4.3. 工作条件

4.3.1. 通用工作条件

表 4-4 通用工作条件

符号	参数	条件	最小值	最大值	单 位
f_{HCLK}	内部 AHB 时钟频率	—	0	240	MHz
f_{PCLK1}	内部 APB1 时钟频率	—	0	120	
f_{PCLK2}	内部 APB2 时钟频率	—	0	240	
V_{DD}	标准工作电压	—	1.8	3.6	V
V_{DDA}(1)	模拟部分工作电压	必须与 V_{DD} 相同	1.8	3.6	V
V_{BAT}	部分备份域工作电压		1.6	3.6	V
T_A	环境温度	—	-40	105	℃

(1) 建议使用相同的电源为 V_{DD} 和 V_{DDA} 供电。

4.3.2. 上电和掉电时的工作条件

下表中给出的参数是依据通用工作条件列出的环境温度下测试得出。

表 4-5 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单 位
t_{VDD}	V_{DD} 上升速率	—	30	∞	us/V
	V_{DD} 下降速率		30	∞	

4.3.3. 内嵌复位和电源控制模块特性

下表中给出的参数是依据通用工作条件列出的 V_{DD} 供电电压下测试得出。

表 4-6 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单 位
V_{PVD}	可编程的电压检测器的电平选择	PLS[2:0]=000 (上升沿)	—	2.12	—	V
		PLS[2:0]=000 (下降沿)	—	2.03	—	V
		PLS[2:0]=001 (上升沿)	—	2.28	—	V
		PLS[2:0]=001 (下降沿)	—	2.19	—	V
		PLS[2:0]=010 (上升沿)	—	2.43	—	V
		PLS[2:0]=010 (下降沿)	—	2.34	—	V
		PLS[2:0]=011 (上升沿)	—	2.58	—	V
		PLS[2:0]=011 (下降沿)	—	2.49	—	V
		PLS[2:0]=100 (上升沿)	—	2.73	—	V
		PLS[2:0]=100 (下降沿)	—	2.64	—	V
		PLS[2:0]=101 (上升沿)	—	2.9	—	V
		PLS[2:0]=101 (下降沿)	—	2.81	—	V

MEGAHUNT

符号	参数	条件	最小值	典型值	最大值	单 位
		PLS[2:0]=110 (上升沿)	—	3.00	—	V
		PLS[2:0]=110 (下降沿)	—	2.91	—	V
		PLS[2:0]=111 (上升沿)	—	3.11	—	V
		PLS[2:0]=111 (下降沿)	—	3.02	—	V
$V_{PVDhyst}$(1)	PVD 迟滞	—	—	90	—	mV
$V_{POR/PDR}$	上电/掉电复位阀值	下降沿	1.50	1.65	1.75	V
		上升沿	1.60	1.7	1.80	V
$V_{PDRhyst}$(1)	PDR 迟滞	—	—	50	—	mV
V_{BOR1}	BOR Level 1	上升沿	2.20	2.29	2.40	V
		下降沿	2.08	2.20	2.30	V
V_{BOR2}	BOR Level 2	上升沿	2.21	2.59	2.69	V
		下降沿	2.09	2.49	2.29	V
V_{BOR3}	BOR Level 3	上升沿	2.75	2.91	2.99	V
		下降沿	2.65	2.81	2.91	V
$V_{BORhyst}$(1)	BOR 迟滞	—	—	100	—	mV
$T_{RSTTEMPO}$(1)	复位持续时间	—	—	1.5	—	ms

(1) 由设计保证，不在生产中测试。

4.3.4. 内置的参照电压

下表中给出的参数是依据通用工作条件列出的供电电压下测试得出。

表 4-7 内置的参照电压

符号	参数	条件	最小值	典型值	最大值	单位
V_{REFINT}	内部参考电压	-40℃ < T_A < +105℃	1.18	1.20	1.22	V
$T_{vrefint_S}$(1)	ADC 量化内部参考电源的采样时间要求	—	200	300	—	ns
T_{Coeff}(2)	温度系数	—	—	—	100	ppm/℃

(1) 最短的采样时间是通过应用中的多次循环得到。

(2) 由设计保证，不在生产中测试。

4.3.5. 内置 VREF_BUF 特性

下表中给出的参数是依据通用工作条件列出的供电电压下测试得出。

表 4-8 内置 VREF_BUF 的参照电压

符号	参数	条件	最小值	典型值	最大值	单位
$V_{VREFBUF}$	ADC 内部参考电压	-40℃ < T_A < +105℃ AVDD≥2.4V	—	2.048	—	V
$T_{VREFBUF_S}$(1)	ADC 量化内部参考电源的采样时间要求	—	200	300	—	ns

(1) 最短的采样时间是通过应用中的多次循环得到。

4.3.6. 供电电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品

的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。
电流消耗的测量方法说明，详见测试条件章节的电流消耗测试量说明。

电流消耗

微控制器处于下列条件：

- 所有的 I/O 引脚都处于模拟输入模式。
- 所有的外设都处于关闭状态，除非特别说明。
- 当开启外设时：$f_{PCLK1} = f_{HCLK}/2$，$f_{PCLK2} = f_{HCLK}$。

表 4-9 运行模式下电流消耗

符号	参数	条件	f_{HCLK}	典型值(1)		最大值		单位
				使能所有外设	关闭所有外设	使能所有外设	关闭所有外设	
I_{DD}	运行模式下的供应电流	外部时钟(2)	240MHz	86	31	——	——	mA
		运行于高速内部 RC 振荡器(HSI)	240MHz	86	31	——	——	mA

(1) 典型值是在 TA=25℃、VDD=3.3V 时测试得到。

(2) 外部时钟为 25MHz。

表 4-10 睡眠模式下的电流消耗，代码运行在 Flash 中

符号	参数	条件	f_{HCLK}	典型值(1)		最大值		单位
				使能所有外设	关闭所有外设	使能所有外设	关闭所有外设	
I_{DD}	睡眠模式下的供应电流	外部时钟(2)	240MHz	68	13	——	——	mA
		运行于高速内部 RC 振荡器(HSI)	240MHz	68	13	——	——	mA

(1) 典型值是在 T_A=25℃、V_{DD}=3.3V 时测试得到。

(2) 外部时钟为 25MHz。

表 4-11 停机和待机模式下的典型和最大电流消耗

符号	参数	条件	典型值(1)	最大值	单位
I_{DD}	停机模式下的供应电流	调压器处于运行模式，低速、高速内部 RC 振荡器和外部高速振荡器处于关闭状态(没有独立看门狗)	900	——	uA
		调压器处于低功耗模式，低速、高速内部 RC 振荡器和外部高速振荡器处于关闭状态(没有独立看门狗)	800	——	
	待机模式下的供应电流	备份域 SRAM、低速内部 RC 振荡器、外部低速振荡器和 RTC、IWDG 处于关闭状态	2.0	——	
		备份域 SRAM 处于开启状态，低速内部 RC 振荡器、外部低速振荡器	3.5		

符号	参数	条件	典型值(1)	最大值	单位
		和 RTC、IWDG 处于关闭状态			
		低速内部 RC 振荡器处于开启状态，备份域 SRAM、外部低速振荡器和 RTC、IWDG 处于关闭状态	2.5	——	
		外部低速振荡器处于开启状态，备份域 SRAM、低速内部 RC 振荡器和 RTC、IWDG 处于关闭状态	2.5	——	
		外部低速振荡器和 RTC 处于开启状态，备份域 SRAM、低速内部 RC 振荡器和 IWDG 处于关闭状态	3.0	——	
		低速内部 RC 振荡器和 IWDG 处于开启状态，备份域 SRAM、外部低速振荡器和 RTC 处于关闭状态	2.6	——	
I_{DD_VBAT}	备份区域的供应电流	外部低速振荡器和 RTC 处于开启状态	3.0	——	

(1) 典型值是在 T_A=25℃、V_{DD}=V_{BAT}=3.3V 时测试得到。

(2) 由综合评估得出，不在生产中测试。

4.3.7. 外部时钟源特性

来自外部振荡源产生的高速外部用户时钟

下表中给出的特性参数是使用一个高速的外部时钟源测得，环境温度和供电电压符合通用工作条件。

表 4-12 高速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSE_ext}	用户外部时钟频率(1)	—	1	—	50	MHz
V_{HSEH}	OSC_IN 输入引脚高电平电压		0.7*V_{DD}	—	V_{DD}	V
V_{HSEL}	OSC_IN 输入引脚低电平电压		V_{SS}	—	0.3*V_{DD}	
$t_{w(HSE)}$ $t_{w(HSE)}$	OSC_IN 高或低的时间(1)		5	—	—	ns
$t_{r(HSE)}$ $t_{f(HSE)}$	OSC_IN 上升或下降的时间(1)		—	—	10	
$C_{in(HSE)}$	OSC_IN 输入容抗(1)	—	—	5	—	pF
DuCy(HSE)	占空比	—	45	50	55	%

(1) 由设计保证，不在生产中测试。




图 4-5 外部高速时钟源的交流时序图

来自外部振荡源产生的低速外部用户时钟

下表中给出的特性参数是使用一个低速的外部时钟源测得，环境温度和供电电压符合通用工作条件。

表 4-13 低速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟频率(1)	—	—	32.768	1000	kHz
V_{LSEH}	OSC32_IN 输入引脚高电平电压		0.7*V_{DD}	—	V_{DD}	V
V_{LSEL}	OSC32_IN 输入引脚低电平电压		V_{SS}	—	0.3*V_{DD}	
$t_{w(LSE)}$ $t_{w(LSE)}$	OSC32_IN 高或低的时间(1)		450	—	—	ns
$t_{r(LSE)}$ $t_{f(LSE)}$	OSC32_IN 上升或下降的时间(1)		—	—	50	
$C_{in(LSE)}$	OSC32_IN 输入容抗(1)	—	—	5	—	pF
$DuCy_{(LSE)}$	占空比	—	30	50	70	%

(1) 由设计保证，不在生产中测试。




图 4-6 外部低速时钟源的交流时序图

使用一个晶体/陶瓷谐振器产生的高速外部时钟

高速外部时钟(HSE)可以使用一个 4~32MHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。(译注：这里提到的晶体谐振器就是我们通常说的无源晶振)。

表 4-14 HSE 4~32MHz 振荡器特性(1)(2)

符号	参数	条件	最小值	典型值	最大值	单位
f_{OSC_IN}	振荡器频率	—	4	8	32	MHz
$t_{SU(HSE)}$ (2)	启动时间	V_{DD} 是稳定的	—	—	1	ms
R_F (3)	反馈电阻	—	—	200	—	KΩ

(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

(3) 由设计保证，不在生产中测试。

(4) $t_{SU(HSE)}$是启动时间，是从软件使能 HSE 开始测量，直至得到稳定的 8MHz 振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。

对于 CL1 和 CL2，建议使用高质量的、为高频应用而设计的(典型值为)5 pF~25 pF 之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 CL1 和 CL2 具有相同参数。晶体制造商通常以 CL1 和 CL2 的串行组合给出负载电容的参数。在选择 CL1 和 CL2 时，PCB 和 MCU 引脚的容抗应该考虑在内(可以粗略地把引脚与 PCB 板的电容按 10 pF 估计)。




图 4-7 使用 8MHz 晶体的典型应用

使用一个晶体/陶瓷谐振器产生的低速外部时钟

低速外部时钟(LSE)可以使用一个 32.768kHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。(译注：这里提到的晶体谐振器就是我们通常说的无源晶振)

表 4-15 LSE 振荡器特性(f_{LSE}=32.768kHz)(1)

符号	参数	条件		最小值	典型值	最大值	单位
f_{OSC_IN}	时钟频率	—		—	32.768	—	kHz
$t_{SU(HSE)}$	启动时间	V_{DD} 是稳定的	T_A = -40℃	—	2	—	s

(1) 由综合评估得出，不在生产中测试。

对于 CL1 和 CL2，建议使用高质量的 5 pF~15 pF 之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 CL1 和 CL2 具有相同参数。晶体制造商通常以 CL1 和 CL2 的串行组合给出负载电容的参数。

负载电容 CL 由下式计算：

$$CL = CL1 \times CL2 / (CL1 + CL2) + Cstray$$

其中 Cstray 是引脚的电容和 PCB 板或 PCB 相关的电容，它的典型值是介于 2 pF 至 7 pF 之间。




图 4-8 使用 32.768KHz 晶体的典型应用

4.3.8. 内部时钟源特性

下表中给出的特性参数是使用环境温度和供电电压符合通用工作条件测量得到。

高速内部(HSI)RC 振荡器

表 4-16 HSI 振荡器特性(1)

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	频率	—	—	16	—	MHz
$t_{SU(HSI)}$	HSI 振荡器启动时间	—	—	10	—	us

(1) V_{DD} = 3.3V，T_A = -40~105℃，除非特别说明。

低速内部(LSI)RC 振荡器

表 4-17 LSI 振荡器特性(1)

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSI}(2)	频率	—	—	32	—	kHz
$t_{SU(LSI)}$(3)	LSI 振荡器启动时间	—	—	40	—	us

(1) V_{DD} = 3.3V，T_A = -40~105℃，除非特别说明。

(2) 由综合评估得出，不在生产中测试。

(3) 由设计保证，不在生产中测试。

4.3.9. 从低功耗模式唤醒的时间

下表列出的唤醒时间是在一个 8MHz 的 HSI RC 振荡器的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定：

- 停机或待机模式：时钟源是 RC 振荡器
- 睡眠模式：时钟源是进入睡眠模式时所使用的时钟

所有的时间是使用环境温度和供电电压符合通用工作条件测量得到。

表 4-18 低功耗模式的唤醒时间

符号	参数	典型值	单位
$t_{WUSLEEP}$(1)	从睡眠模式唤醒	10	CPU clock cycle
t_{WUSTOP}(1)	从停机模式唤醒(调压器为低功耗模式)	20	us
$t_{WUSTDBY}$(1)	从待机模式唤醒	320	us

(1) 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。

4.3.10. PLL 特性

下表列出的参数是使用环境温度和供电电压符合通用工作条件测量得到。

表 4-19 PLL 特性

符号	参数	数值			单位
		最小值	典型值	最大值(1)	
f_{PLL_IN}	PLL 输入时钟(1)	0.95	1	2.1	MHz
	PLL 输入时钟占空比	40	—	60	%
f_{PLL_OUT}	PLL 倍频输出时钟(2)	12.5	—	240	MHz

MEGAHUNT

符号	参数	数值			单位
		最小值	典型值	最大值(1)	
t_{LOCK}	PLL 锁相时间	—	200	—	us

(1) 由综合评估得出，不在生产中测试。

(2) 需要注意使用正确的倍频系数，从而根据 PLL 输入时钟频率使得 f_{PLL_OUT} 处于允许范围内。

4.3.11. PLLI2S 特性

表 4-20 PLLI2S 特性

符号	参数	数值			单位
		最小值	典型值	最大值(1)	
F_{pllI2S_IN}	PLL 输入时钟(1)	0.95	1	2.1	MHz
	PLL 输入时钟占空比	40	—	60	%
F_{pllI2S_OUT}	PLL 倍频输出时钟(2)	—	—	240	MHz
t_{LOCK}	PLL 锁相时间	—	200	—	us

(1) 由综合评估得出，不在生产中测试。

(2) 需要注意使用正确的倍频系数，从而根据 PLL 输入时钟频率使得 f_{PLL_OUT} 处于允许范围内。

4.3.12. PLL SSCG 模块特性

表 4-21 PLL SSCG 特性

符号	参数	数值			单位
		最小值	典型值	最大值(1)	
f_{Mod}	调制频率(1)	—	—	10	kHz
md	调制深度(1)	0.25	—	2	%
MODEPER * INCSTEP	—	—	—	2^15-1	—

SSCG 配置公式：

$$MODEPER = round(f_{PLL_IN}/4/f_{Mod})$$

$$INCSTEP = Round((215 - 1) * md * PLLN / (100 * 5 * MODEPER) * 4.05)$$

注意：

f_{PLL_IN}， f_{Mod} 的单位为 Hz.

4.3.13. 存储器特性

闪存存储器

除非特别说明，所有特性参数是在 T_A = -40~105℃得到。

表 4-22 闪存存储器特性

符号	参数	条件	典型值	单位
t_{PROG}	编程时间	16bit	60	us

符号	参数	条件	典型值	单位
		32bit	60	
		64bit	120	
t_{ERASE}	页擦除时间	16KB	40	ms
		64KB	150	
		128KB	300	
t_{ME}	整片擦除时间	—	2.5	s

表 4-23 闪存存储器寿命和数据保存期限

符号	参数	条件	最小值(1)	典型值	最大值	单位
NEND	寿命(译注：擦写次数)	T_A = -40~105℃	100	—	—	千次
t_{RET}	数据保存期限	T_A = 105℃	20	—	—	年

(1) 由综合评估得出，不在生产中测试。

4.3.14. 绝对最大值(电气敏感性)

静电放电(ESD)

静电放电(一个正的脉冲然后间隔一秒钟后一个负的脉冲)施加到所有样品的所有引脚上，样品的大小与芯片上供电引脚数目相关(3 片 x (n+1)供电引脚)。这个测试符合 JEDEC EIA/JESD22-A114 标准。

表 4-24 ESD 绝对最大值

符号	参数	条件	最大值(1)	单位
$V_{ESD(HBM)}$	静电放电(人体模型)	T_A = +25 ℃，符合 JEDEC EIA/JESD22-A114	6000	V

(1) 由综合评估得出，不在生产中测试。

4.3.15. I/O 端口特性

通用输入/输出特性

除非特别说明，下表列出的参数是符合通用工作条件测量得到。所有的 I/O 端口都是兼容 CMOS 和 TTL。

表 4-25 I/O 静态特性(1)

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	输入低电平电压	—	—	—	0.3*V_{DD}	V
V_{IH}	输入高电平电压		0.7*V_{DD}	—	—	
V_{hys}	I/O 脚施密特触发器电压迟滞	—	—	0.4	—	V
R_{PU}	弱上拉等效电阻	V_{IN} = V_{SS} 除 PA10 PA12 外其他 GPIO	—	40	—	KΩ
		V_{IN} = VSS PA10 PA12	—	10	—	KΩ
R_{PD}	弱下拉等效电阻	V_{IN} = V_{DD} 除 PA10 PA12 外其他 GPIO	—	40	—	KΩ
		V_{IN} = V_{DD}	—	10	—	KΩ

符号	参数	条件	最小值	典型值	最大值	单位
		PA10、PA12				

(1) 由设计保证，不在生产中测试。

4.3.16. NRST 引脚特性

NRST 引脚输入驱动使用 CMOS 工艺，它连接了一个不能断开的上拉电阻。

除非特别说明，下表列出的参数是使用环境温度和供电电压符合通用工作条件测量得到。

表 4-26 NRST 引脚特性(1)

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}$	NRST 输入低电平电压	—	—	$0.3*V_{DD}$	—	V
$V_{IH(NRST)}$	NRST 输入高电平电压	—	—	$0.6V_{DD}$	—	
$V_{hys(NRST)}$	NRST 施密特触发器电压迟滞	—	—	0.4	—	V
R_{PU}	弱上拉等效电阻	$V_{IN}=V_{SS}$	—	40	—	KΩ
$VNF_{(NRST)}$	NRST 输入非滤波脉冲	—	—	120	—	ns

(1) 由设计保证，不在生产中测试。

建议的 NRST 引脚保护




图 4-9 建议的 NRST 引脚保护

(1) 复位网络是为了防止寄生复位。

(2) 用户必须保证 NRST 引脚的电位能够低于最大 VIL(NRST)以下且足够时间，否则 MCU 不能得到复位。

4.3.17. 12 位 ADC 电气特性

除非特别说明，下表的参数是使用符合通用工作条件的环境温度、f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注意： 建议在每次上电时执行一次校准。

表 4-27 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	供电电压	—	1.8	3.3	3.6	V
V_{REF+}	正参考电压	—	1.8(1)	—	V_{DDA}	V
V_{AIN}(1)	转换电压范围	—	0（V_{SSA} 或 V_{REF-} 接地）	—	V_{REF+}	V
f_{ADC}	ADC 时钟频率	V_{DDA}=2.6~3.6V	0.6	—	80	MHz
		V_{DDA}=1.8~2.6V	0.6	—	80	MHz

符号	参数	条件	最小值	典型值	最大值	单位
f_S(2)	采样速率	V_{DDA}=2.6~3.6V	0.05	—	5.33	MHz
		V_{DDA}=1.8~2.6V	0.05	—	2.96	MHz
R_{AIN}(2)	外部输入阻抗	—	—	—	50	kΩ
C_{ADC}(2)	内部采样和保持电容	—	—	4	—	pF
t_S(2)	采样时间	f_{ADC} = 80MHz	0.0375	—	6	us
		V_{DDA}=2.6~3.6V	3	—	480	1/f_{ADC}
		f_{ADC} = 80MHz	0.1875		6	us
		V_{DDA}=1.8~2.6V	15	—	480	1/f_{ADC}
t_{STAB}(2)	上电时间	t_{STAB}	—	2	3	us
t_{CONV}(2)	转换时间（不包括采样时间）	—	12			1/f_{ADC}
	总的转换时间(包括采样时间)	f_{ADC} = 80MHz	0.15			us

(1) 建议 V_{REF+} 和 V_{DDA} 之间的电压差保持在 1.8 V 以下。

(2) 由设计保证，不在生产中测试。

(3) 依据不同的封装，V_{REF+}可以在内部连接到 V_{DDA}，V_{REF-}可以在内部连接到 V_{SSA}。

(4) 对于外部触发，必须在列出的时延中加上一个延迟 1/f_{PCLK2}。

表 4-28 f_{ADC}=80MHz(1)时的最大 RAIN

T_S(周期)	t_S(us)	最大 R_{AIN}(KΩ)
3	0.0375	0.1
15	0.1875	1
28	0.35	2
56	0.7	5
84	1.05	9
112	1.4	11
144	1.8	15
480	6	50

(1) 由设计保证，不在生产中测试。





图 4-10 使用 ADC 的典型连接图

通用 PCB 设计准则

根据 V_{REF+} 是否和 V_{DDA} 相连，按照图 X 对电源信号进行去耦。10 nF 电容应为陶瓷电容。这些电容应尽可能靠近芯片。



V_{REF+} 不连接到 V_{DDA}　　V_{REF+} 连接到 V_{DDA}

图 4-11 应用建议

4.3.18. 12 位 DAC 电气特性

图 4-12 DAC 特性

符号	参数	最小值	典型值	最大值	单位	注释
V_{DDA}	模拟供电电压	1.8	-	3.6	V	
V_{REF+}	参考电压	1.8(3)	-	3.6V	V	$V_{REF+} \leqslant V_{DDA}$
V_{SSA}	地线	0	-	0	V	-
R_{LOAD}(1)	缓冲器打开时的负载电阻	5	-	-	kΩ	-
R_O(2)	缓冲器关闭时的输出阻抗	-	-	15	kΩ	-
C_{LOAD}(1)	负载电容	-	-	50	pF	在 DAC_OUT 引脚上的大电容(缓冲器打开时)
DAC_OUT	缓冲器打开时 DAC_OUT 输出下限	0.2	-	-	mV	最大的 DAC 输出跨度
	缓冲器打开时 DAC_OUT 输出上限	-	-	VREF ± 0.2	V	
	缓冲器关闭时 DAC_OUT 输出下限	-	0.5	-	mV	最大的 DAC 输出跨度
	缓冲器关闭时 DAC_OUT 输出上限	-	-	VREF ± 1LSB	V	
DNL(2)	微分非线性误差(2 个连续代码间的偏差-1LSB)	-	-	±2	LSB	DAC 配置为 12 位

符号	参数	最小值	典型值	最大值	单位	注释
INL(2)	积分非线性误差(在代码 i 时测量的数值与代码 DAC_OUT 大和代码 DAC_OUT 小之间的连线间的偏差)	-	-	±4	LSB	DAC 配置为 12 位
偏移误差(2)	偏移误差(代码 0x800 时测量的数值与理想数值 VREF+/2 之间的偏差)	-	-	10	mV	V_{REF+} = 3.3 V 时，DAC 配置为 12 位
增益误差	增益误差	-	-	±0.5	%	
$t_{SETTLING}$	建立时间（满刻度：适用于当 DAC_OUT 达到最终值±4LSB 时，最低输入代码与最高输入代码之间的 10 位输入代码转换）	-	3	6	us	C_{LOAD} ≤ 50 pF，R_{LOAD} ≥ 5kΩ
Update rate	当输入代码为较小变化时(从数值 i 变到 i+1 LSB)，得到正确 DAC_OUT 的大频率	-	-	1	MS/s	C_{LOAD} ≤ 50 pF，R_{LOAD} ≥ 5kΩ
t_{WAKEUP}	从关闭状态唤醒的时间(设置 DAC 控制寄存器中的 ENx 位)	-	6.5	10	us	C_{LOAD} ≤ 50 pF，R_{LOAD} ≥ 5kΩ介于可能的最低值和最高值之间的输入代码。
P_{SRR+} (1)	供电抑制比(相对于 V_{DDA})(静态直流测量)	-	-67	-40	dB	没有 R_{LOAD}，C_{LOAD} ≤ 50 pF

(1) 由设计保证，不在生产中测试。

(2) 由综合评估保证，不在生产中测试。

(3) 建议 V_{REF+} 和 V_{DDA} 之间的电压差保持在 1.8 V 以下。

4.3.19. 温度传感器特性

表 4-29 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
Avg_Slope(1)	平均斜率	—	2.3	—	mV/℃
V_{25}(1)	在 25°C 时的电压	—	0.76	—	V
t_{START}(2)	建立时间	—	—	10	us
T_{S_temp}(2)(3)	当读取温度时，ADC 采样时间	—	—	18.7	us

(1) 由设计保证，不在生产中测试；

(2) 最短的采样时间可以由应用程序通过多次循环决定。

MEGAHUNT

4.3.20. COMP 电气特性

表 4-30 COMP 特性

符号	参数	条件		最小值	典型值	最大值	单位
V_{DDA}	电压范围	—		1.8	—	3.6	V
V_{IN}	比较器输入电压范围	—		0	—	V_{DDA}	V
t_{START}	比较器启动时间	—		—	—	60	us
V_{REFINT_CMP}	N 端内部参考电压	选择 1.2V		—	1.2	—	V
		选择 2.04V，V_{DD}≥2.4V		—	2.04	—	V
t_D	输入 1KHz 方波=0.1~0.3V 参考电压=0.2V	超低速率模式		—	0.53	—	us
		低速率模式		—	0.28	—	
		中等速率模式		—	0.16	—	
		高速模式 V_{DD}≥2.7V		—	56	—	ns
		高速模式 V_{DD}＜2.7V		—	55	—	
	输入 1KHz 方波=1.5~1.7V 参考电压=1.6V	超低速率模式		—	0.54	—	us
		低速率模式		—	0.27	—	
		中等速率模式		—	0.15	—	
		高速模式 V_{DDA}≥2.7V		—	47	—	ns
		高速模式 V_{DD}＜2.7V		—	55	—	
V_{offset}	偏移误差	—		—	±5	±10	mV
$I_{DD(COMP)}$	比较器功耗	超低速率模式		—	1	—	uA
		低速率模式		—	2	—	
		中等速率模式		—	4	—	
		高速模式		—	20	—	
V_{hys}	比较器迟滞	无迟滞配置 (COMPxHYST[1:0]=00)		—	0	—	mV
		低档迟滞配置 (COMPxHYST[1:0]=01)	高速模式	5	8	10	
			非高速模式	3		10	
		中档迟滞配置 (COMPxHYST[1:0]=10)	高速模式	13	15	20	
			非高速模式	10		18	
		高档迟滞配置 (COMPxHYST[1:0]=11)	高速模式	17	30	40	
			非高速模式	20		35	
符号	参数	条件		最小值	典型值	最大值	单位
V_{DDA}	电压范围	—		1.8	—	3.6	V
V_{IN}	比较器输入电压范围	—		0	—	V_{DDA}	V
t_{START}	比较器启动时间	—		—	—	60	us
t_D	输入 1KHz 方波=0.1~0.3V 参考电压=0.2V	超低速率模式		—	0.53	—	us
		低速率模式		—	0.28	—	
		中等速率模式		—	0.16	—	

MEGAHUNT

符号	参数	条件		最小值	典型值	最大值	单位
		高速模式 V_{DDA}≥2.7V		—	56	—	ns
		高速模式 V_{DD}＜2.7V		—	55	—	
	输入 1KHz 方波=1.5~1.7V 参考电压=1.6V	超低速率模式		—	0.54	—	us
		低速率模式		—	0.27	—	
		中等速率模式		—	0.15	—	
		高速模式 V_{DDA}≥2.7V		—	47	—	ns
		高速模式 V_{DD}＜2.7V		—	55	—	
V_{offset}	偏移误差	—		—	±5	±10	mV
$I_{DD(COMP)}$	比较器功耗	超低速率模式		—	1	—	uA
		低速率模式		—	2	—	
		中等速率模式		—	4	—	
		高速模式		—	20	—	
V_{hys}	比较器迟滞	无迟滞配置 (COMPxHYST[1:0]=00)		—	0	—	mV
		低档迟滞配置 (COMPxHYST[1:0]=01)	高速模式	5	8	10	
			非高速模式	3		10	
		中档迟滞配置 (COMPxHYST[1:0]=10)	高速模式	13	15	20	
			非高速模式	10		18	
		高档迟滞配置 (COMPxHYST[1:0]=11)	高速模式	17	30	40	
			非高速模式	20		35	

4.3.21. OPA 电气特性

表 4-31 OPA 电气特性

符号	参数		最小值	典型值	最大值	单位
V_{DDA}	电压范围		1.8	—	3.6	V
C_{MIR}	共模输入范围		0	—	V_{DDA}	V
$V_{IOFFSET}$	输入失调电压		—	±3	—	mV
$\Delta V_{IOFFSET}$	输入失调电压系数		—	±20	—	uV/℃
$TRIM_{OFFSETP}$	输入失调电压步长	0.1*V_{DDA}	—	1	1.3	mV
$TRIM_{OFFSETN}$		0.9*V_{DDA}	—	1.2	1.4	
I_{LOAD}(1)	驱动电流		—	—	500	uA
C_{LOAD}(2)	负载电容		—	—	50	pF
CMRR	共模抑制比		—	60	—	dB
PSRR	电源抑制比 C_{LOAD}≤50 pF, R_{LOAD}≥4kΩDC Vcom=V_{DDA}/2		—	80	—	dB
GBW	增益带宽积		—	7.5	15.6	MHz
SR	输入电压转化速率(10%~90%	正常模式	—	10.8	12	V/us
		高速模式	—	19.1	25.7	

符号	参数		最小值	典型值	最大值	单位
	输出电压)					
AO	开环增益	100mV ≤ Output≤ V_{DDA} - 100mV	65	95	—	dB
		200mV ≤ Output≤ V_{DDA} - 200mV	75	95	—	
V_{OHSAT}	输出高饱和电压		V_{DDA}-100	—	—	mV
V_{OLSAT}	输出低饱和电压		—	—	100	mV
t_{WAKEUP}	唤醒时间(正常模式)		—	0.3	—	us
	唤醒时间(高速模式)		—	0.4	—	
$I_{DDA(OPA)}$	正常模式		—	900	—	uA
	高速模式		—	1200	—	
PGA gain	PGA Gain = 2	100mV≤Out range ≤ VDDA - 100mV	-1	—	1	%
	PGA Gain = 4		-1	—	1	
	PGA Gain = 8		-1	—	1	
	PGA Gain = 16		-1	—	1	
	PGA Gain = 32	200mV≤Out range ≤ V_{DDA} - 200mV	-2	—	2	
	PGA Gain = 64		-2	—	2	
TS_OPAMP_VOUT	ADC sampling time when reading the OPAMP output. OPAINTOEN=1	V_{DDA} < 2V	300	—	—	ns
		V_{DDA} ⩾ 2V	200	—	—	

(1) 运放外部跟随器模式，输出端加 500uA 负载测试;

(2) 在运放输出端加 50pF 负载电容测试。

MEGAHUNT

5. 封装特性

5.1. QFN64 封装





图 5-1 QFN64 封装


5.2. LQFP64 封装


4X bbb Y T-U Z
D
64
Z
1
PIN 1 CORNER
TOP Ø1.2 DEP 0.05±0.05
T
U
E
E1
D1
TOP VIEW
4X aaa H T-U Z
ccc Y
DETAIL F
64X b
60X
e
e/2
H
Y
SEATING PLANE
SIDE VIEW
PLATING
BASE METAL
c1
c
b1
b
ddd M Y T-U Z
SECTION G-G
SCALE: 100/1
17
32
16
33
1
48
64
49
BTM 2-Ø1 DEP 0.05±0.05
BOTTOM VIEW
θ2
θ1
R1
R2
A
A2
A1
θ3
θ
L
S
(L1)
eee
0.25
GAUGE PLANE
DETAIL F
SCALE: 20/1

		SYMBOL	MIN	NOM	MAX
TOTAL THICKNESS		A	---	---	1.6
STAND OFF		A1	0.05	---	0.15
MOLD THICKNESS		A2	1.35	1.4	1.45
LEAD WIDTH(PLATING)		b	0.18	0.22	0.26
LEAD WIDTH		b1	0.17	0.2	0.23
L/F THICKNESS(PLATING)		c	0.13	---	0.17
L/F THICKNESS		c1	0.12	0.127	0.134
	X	D	12 BSC		
	Y	E	12 BSC		
BODY SIZE	X	D1	10 BSC		
	Y	E1	10 BSC		
LEAD PITCH		e	0.5 BSC		
		L	0.45	0.6	0.75
FOOTPRINT		L1	1 REF		
		θ	0°	3.5°	7°
		θ1	0°	---	---
		θ2	11°	12°	13°
		θ3	11°	12°	13°
		R1	0.08	---	---
		R2	0.08	---	0.2
		S	0.2	---	---
PACKAGE EDGE TOLERANCE		aaa	0.2		
LEAD EDGE TOLERANCE		bbb	0.2		
COPLANARITY		ccc	0.08		
LEAD OFFSET		ddd	0.08		
MOLD FLATNESS		eee	0.05		

图 5-2 LQFP64 封装


5.3. LQFP100 封装



		SYMBOL	MIN	NOM	MAX
TOTAL THICKNESS		A	---	---	1.6
STAND OFF		A1	0.05	---	0.15
MOLD THICKNESS		A2	1.35	1.4	1.45
LEAD WIDTH(PLATING)		b	0.18	0.22	0.26
LEAD WIDTH		b1	0.17	0.2	0.23
L/F THICKNESS(PLATING)		c	0.13	---	0.17
L/F THICKNESS		c1	0.12	0.127	0.134
	X	D	16 BSC		
	Y	E	16 BSC		
BODY SIZE	X	D1	14 BSC		
	Y	E1	14 BSC		
LEAD PITCH		e	0.5 BSC		
		L	0.45	0.6	0.75
FOOTPRINT		L1	1 REF		
		θ	0°	3.5°	7°
		θ1	0°	---	---
		θ2	11°	12°	13°
		θ3	11°	12°	13°
		R1	0.08	---	---
		R2	0.08	---	0.2
		S	0.2	---	---
PACKAGE EDGE TOLERANCE		aaa	0.2		
LEAD EDGE TOLERANCE		bbb	0.2		
COPLANARITY		ccc	0.08		
LEAD OFFSET		ddd	0.08		
MOLD FLATNESS		eee	0.05		

图 5-3 LQFP100 封装

5.4. LQFP144 封装




COTROL DIMENSIONS ARE IN MILLIMETERS.

SYMBOL	MILLIMETER			INCH		
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
A	—	—	1.60	—	—	0.063
A1	0.05	—	0.15	0.002	—	0.006
A2	1.35	1.40	1.45	0.053	0.055	0.057
D	22.00 BSC.			0.866 BSC.		
D1	20.00 BSC.			0.787 BSC.		
E	22.00 BSC.			0.866 BSC.		
E1	20.00 BSC.			0.787 BSC.		
R2	0.08	—	0.20	0.003	—	0.008
R1	0.08	—	—	0.003	—	—
θ	0°	3.5°	7°	0°	3.5°	7°
θ1	0°	—	—	0°	—	—
θ2	11°	12°	13°	11°	12°	13°
θ3	11°	12°	13°	11°	12°	13°
c	0.09	—	0.20	0.004	—	0.008
L	0.45	0.60	0.75	0.018	0.024	0.030
L1	1.00 REF			0.039 REF		
S	0.20	—	—	0.008	—	—
b	0.17	0.20	0.27	0.007	0.008	0.011
e	0.50 BSC.			0.020 BSC.		
D2	17.50			0.689		
E2	17.50			0.689		
aaa	0.20			0.008		
bbb	0.20			0.008		
ccc	0.08			0.003		
ddd	0.08			0.003		

图 5-4 LQFP144 封装

6. 订货代码

表 6-1 系列订货代码信息图示



MEGAHUNT

7. 修订历史

表 7-1 文档版本历史

版本	变更
1.00	最初版本
1.01	补充相关 PIN 功能描述
1.02	更新规格描述
1.03	更新电气特性描述
1.04	更新电气特性、功能描述
1.05	增加 ADC 和 DAC 引脚描述
1.06	增加 QFN64 封装

MEGAHUNT

DISCLAIMER

The information in this document is current as of the published date. The information is subject to change without notice. For actual design-in, refer to the latest publications of MEGAHUNT Datasheets, and other official documents, for the most up-to-date specifications of MEGAHUNT products. Not all products and/or types are available in every country. Please contact a MEGAHUNT sales representative for availability and additional information.

No part of this document may be copied or reproduced in any form or by any means without the prior written consent of MEGAHUNT. MEGAHUNT assumes no responsibility for any errors or inaccuracies that may appear in this document.

MEGAHUNT disclaims any liability for patent, copyright or other intellectual property rights infringements of third parties by or arising from the use of MEGAHUNT products listed in this document or any other liability arising from the use of such products. No license, express, implied or otherwise, is granted under any patents, copyrights or other intellectual property rights of MEGAHUNT or others. Descriptions of circuits, software and other related information in this document are provided for illustrative purposes in semiconductor product operation and application examples. The incorporation of these circuits, software and information in the design of a customer's equipment shall be done under the full responsibility of the customer. MEGAHUNT assumes no responsibility for any losses incurred by customers or third parties arising from the use of these circuits, software and information.

The fonts, images, and other logos used by our company are legally authorized or legally used free of charge without infringing any third-party's rights.

Our company reserves the right to modify or revoke this disclaimer.

If you have any doubts, please contact us promptly and we will actively resolve them.

For more information about MEGAHUNT products and solutions, visit our website at www.megahuntmicro.com